-
公开(公告)号：CN115732501A
公开(公告)日：2023-03-03
申请号：CN202210502235.5
申请日：2022-05-09
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L27/07 , H01L23/528 , H01L27/02
Abstract: 本揭示文件揭露一种集成电路及其形成方法，集成电路包含第一、第二以及第三电源轨，与耦接至闸控电路的首部开关电路。闸控电路用于操作第一或第二电压。第一、第二电源轨位于晶圆的背面，且沿着第一方向延伸。首部开关电路用于透过第一电源轨提供第一电压至闸控电路。第二电源轨在第二方向上与第一电源轨分开。第二电源轨用于提供第二电压至闸控电路。第三电源轨位于晶圆的正面，且包含在第二方向延伸并在第一方向上分开的第一导体组。每个第一导体组用于提供第三电压至首部开关电路。
-
公开(公告)号：CN109427775B
公开(公告)日：2021-04-27
申请号：CN201711276307.4
申请日：2017-12-06
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L27/088 , H01L21/8234
Abstract: 本申请的实施例提供了一种集成电路，包括半导体衬底、延伸到半导体衬底中的并且在半导体衬底的块状部分上面的隔离区、包括在隔离区中的部分的掩埋导电轨道、以及具有源极/漏极区和栅电极的晶体管。源极/漏极区或栅电极连接到掩埋导电轨道。本申请的实施例还提供了另一种集成电路以及形成集成电路的方法。
-
公开(公告)号：CN111129013A
公开(公告)日：2020-05-08
申请号：CN201911054212.7
申请日：2019-10-31
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L27/088 , H01L29/417
Abstract: 一种具有不同宽度的源极与漏极触点的半导体装置包括基板中的主动区域。主动区域在第一方向上延伸。半导体装置进一步包括栅极结构，该栅极结构在与第一方向不同的第二方向上延伸。栅极结构跨主动区域延伸。半导体装置进一步包括多个源极/漏极触点，该多个源极/漏极触点在第二方向上延伸并且在栅极结构的相对侧上重叠主动区域中的多个源极/漏极区域。多个源极/漏极触点的第一源极/漏极触点具有第一宽度，并且多个源极/漏极触点的第二源极/漏极触点具有小于第一宽度的第二宽度。
-
公开(公告)号：CN110991142A
公开(公告)日：2020-04-10
申请号：CN201910925644.4
申请日：2019-09-27
Applicant: 台湾积体电路制造股份有限公司
IPC: G06F30/398
Abstract: 一种集成电路设计方法包含：于单元内保留布线轨道，所述单元包含用于连接至所述单元内的多个元件的多个信号线，所述单元还包含多个布线轨道，经保留的布线轨道为所述多个布线轨道之一，且经保留的布线轨道不包含所述多个信号线；将所述单元放置在晶片级布局中，所述晶片级布局包含多个电源轨；确定所述多个电源轨中的任一者是否与经保留的布线轨道以外的所述多个布线轨道的任一者重叠；以及调整所述晶片级布局中的所述单元的位置以回应于确定所述多个电源轨中的至少一者与经保留的布线轨道以外的所述多个布线轨道的至少一者重叠。
-
公开(公告)号：CN109427775A
公开(公告)日：2019-03-05
申请号：CN201711276307.4
申请日：2017-12-06
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L27/088 , H01L21/8234
Abstract: 本申请的实施例提供了一种集成电路，包括半导体衬底、延伸到半导体衬底中的并且在半导体衬底的块状部分上面的隔离区、包括在隔离区中的部分的掩埋导电轨道、以及具有源极/漏极区和栅电极的晶体管。源极/漏极区或栅电极连接到掩埋导电轨道。本申请的实施例还提供了另一种集成电路以及形成集成电路的方法。
-
Patent Agency Ranking
公开(公告)号：CN113809077B
公开(公告)日：2024-04-12
申请号：CN202110909267.2
申请日：2021-08-09
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L27/092 , H01L21/8238
Abstract: 公开了一种半导体器件及其形成方法，半导体器件包括：有源区；第一、第二和第三金属到漏极/源极(MD)接触结构，在第一方向上延伸并对应地与有源区重叠；通孔到通孔轨，在垂直于第一方向的第二方向上延伸，并与第一、第二和第三MD接触结构重叠；第一导电部，与通孔到通孔轨重叠，处于第一金属化层中，并相对于第二方向与第一、第二和第三MD接触结构中的每个重叠；以及第一通孔到MD(VD)结构，在第一MD接触结构与第一导电部之间，第一VD结构将第一导电部、通孔到通孔轨与第一MD接触结构电耦合，其中，第二或第三MD接触结构中的至少一个与通孔到通孔轨电去耦。
-
公开(公告)号：CN110968981B
公开(公告)日：2023-10-10
申请号：CN201910931740.X
申请日：2019-09-29
Applicant: 台湾积体电路制造股份有限公司
IPC: G06F30/392
Abstract: 一种生成IC布局图的方法包括：在IC布局图中定位一个或多个单元，以及基于第一金属层切割区域对准图案使一个或多个单元与第一金属层切割区域重叠。第一金属层切割区域对准图案包括等于一个或多个单元的高度的图案间距。本发明的实施例还涉及集成电路布局图生成方法和系统。
-
公开(公告)号：CN114823712A
公开(公告)日：2022-07-29
申请号：CN202210066704.3
申请日：2022-01-20
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L27/118 , H01L21/8238
Abstract: 一种集成电路(IC)器件包括：功能电路，电耦合到第一电源节点并可通过第一电源节点上的第一电源电压进行操作；以及电源控制电路，包括不同类型的第一晶体管和第二晶体管。第一晶体管包括被配置为接收控制信号的栅极端子、电耦合到第一电源节点的第一端子以及电耦合到第二电源节点的第二端子。第二晶体管包括被配置为接收控制信号的栅极端子以及被配置为接收预定电压的第一和第二端子。第一晶体管被配置为响应于控制信号连接或断开第一电源节点和第二电源节点以提供或切断功能电路的电源。本发明的实施例还涉及形成集成电路器件的方法。
-
公开(公告)号：CN110729287B
公开(公告)日：2022-05-03
申请号：CN201910567611.7
申请日：2019-06-27
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L27/02 , H01L27/088 , G06F30/392
Abstract: 本发明的实施例提供了一种半导体器件以及对应的布局图的生成方法。在至少一个单元区域中，半导体器件包括鳍和至少一个上面的栅极结构。鳍(伪和有源)基本平行于第一方向。每个栅极结构基本平行于第二方向(第二方向基本垂直于第一方向)。第一和第二有源鳍具有相应的第一和第二导电类型。相对于第二方向，每个单元区域均包括：第一有源区域，其包括位于单元区域的中心部分中的三个或多个连续的第一有源鳍的序列；第二有源区域，其包括位于第一有源区域和单元区域第一边缘之间的一个或多个第二有源鳍；以及第三有源区域，其包括位于第一有源区域和单元区域的第二边缘之间的一个或多个第二有源鳍。
-
公开(公告)号：CN109920788B
公开(公告)日：2022-03-25
申请号：CN201811112150.6
申请日：2018-09-28
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L27/02
Abstract: 一种集成电路包括位于衬底中的有源区组、第一组导电结构、浅沟槽隔离(STI)区、栅极组和第一组通孔。有源区组在第一方向上延伸并且位于第一层级上。第一组导电结构和STI区至少在第一方向或第二方向上延伸、位于第一层级上、并且位于有源区组之间。STI区位于有源区组与第一组导电结构之间。栅极组在第二方向上延伸并与第一组导电结构重叠。第一组通孔将第一组导电结构连接至栅极组。本发明的实施例还提供了集成电路的形成方法。
-
-
-
-
-
-
-
-
-
Search Results
53
records
(took 0.037 seconds)
