-
公开(公告)号：CN110838485A
公开(公告)日：2020-02-25
申请号：CN201910755310.7
申请日：2019-08-15
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L27/02 , H01L27/11 , H01L21/8244 , H01L21/762
Abstract: 本发明提供了半导体结构的一个实施例。该半导体结构包括：半导体衬底，具有并排设置的n型掺杂阱(N阱)和p型掺杂阱(P阱)；第一鳍有源区，从半导体衬底的N阱突出；第二鳍有源区，从半导体衬底的P阱突出；第一隔离部件，形成在N阱和P阱上并且横向接触第一鳍有源区和第二鳍有源区，第一隔离部件具有第一宽度；以及第二隔离部件，插入在N阱和P阱之间，第二隔离部件具有小于第一宽度的第二宽度。本发明的实施例还涉及形成集成电路的方法。
-
公开(公告)号：CN113764017A
公开(公告)日：2021-12-07
申请号：CN202110869914.1
申请日：2021-07-30
Applicant: 台湾积体电路制造股份有限公司
IPC: G11C11/419
Abstract: 一种存储器装置，包含存储器阵列，包含多个存储器单元，各存储器单元包含第一字元线、第二字元线、以及位元线。第一字元线施加第一信号以选取各存储器单元，以从各存储器单元读取数据或者将数据写入各存储器单元。第二字元线施加第二信号以选取各存储器单元，以从各存储器单元读取数据或者将数据写入各存储器单元。位元线在至少第一字元线或者第二字元线的其中之一选取各存储器单元时，从各存储器单元读取数据或者提供写入各存储器单元的数据。
-
公开(公告)号：CN113205844A
公开(公告)日：2021-08-03
申请号：CN202110339682.9
申请日：2021-03-30
Applicant: 台湾积体电路制造股份有限公司
IPC: G11C11/412 , G11C11/418
Abstract: 本公开涉及存储器电路、存储器单元以及存储器单元的操作方法。存储器电路包含多个存储器单元、第一位元线，第一位元线连接至该等存储器单元的第一列存储器单元、以及第二位元线，第二位元线连接至第一列存储器单元。第一列存储器单元与相邻的第二列存储器单元共用第一位元线。第一列存储器单元与第三列存储器单元共用第二位元线，第三列存储器单元与第一列存储器单元相邻且与第二列存储器单元对向。
-
公开(公告)号：CN113764413A
公开(公告)日：2021-12-07
申请号：CN202110570493.2
申请日：2021-05-25
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L27/092 , H01L21/8238 , H01L27/11
Abstract: 本公开提供一种半导体装置以及半导体装置的制造方法。一种半导体装置的范例包含第一半导体堆叠以及第二半导体堆叠、虚设间隔物和栅极结构，这些堆叠位于基板上方，其中各第一半导体堆叠与第二半导体堆叠包含层叠的且相互分开的半导体层；虚设间隔物位于第一半导体堆叠以及第二半导体堆叠之间，其中虚设间隔物接触第一半导体堆叠与第二半导体堆叠的各半导体层的第一侧壁；栅极结构环绕第一半导体堆叠与第二半导体堆叠的各半导体层的第二侧壁、顶面以及底面。
-
公开(公告)号：CN112582420A
公开(公告)日：2021-03-30
申请号：CN202011036025.9
申请日：2020-09-27
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L27/11 , H01L21/8244
Abstract: 集成电路器件包括设置在第一类型掺杂剂的掺杂区域上方的FinFET，其中，该FinFET包括第一鳍结构和第一源极/漏极(S/D)部件，第一鳍结构具有第一宽度；以及鳍基阱条，设置在第一类型掺杂剂的掺杂区域上方，其中鳍基阱条包括第二鳍结构和第二S/D部件，第二鳍结构具有大于第一宽度的第二宽度，其中鳍基阱条将掺杂区域连接至电压。本发明的实施例还涉及形成半导体器件的方法。
-
Patent Agency Ranking
公开(公告)号：CN113257816B
公开(公告)日：2025-01-14
申请号：CN202011350417.2
申请日：2020-11-26
Applicant: 台湾积体电路制造股份有限公司
Abstract: 本申请的实施例公开了一种半导体器件及其形成方法，该半导体器件包括位于第一区域中的纳米片场效应晶体管(NSFET)和位于第二区域中的鳍状式场效应晶体管(FinFET)。在一个实施例中，一种器件包括第一存储器单元，该第一存储器单元包括：第一晶体管，包括第一沟道区，该第一沟道区包括第一多个半导体纳米结构；以及第二晶体管，包括第二沟道区，该第二沟道区包括半导体鳍部。
-
公开(公告)号：CN110838485B
公开(公告)日：2022-05-03
申请号：CN201910755310.7
申请日：2019-08-15
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L27/02 , H01L27/11 , H01L21/8244 , H01L21/762
Abstract: 本发明提供了半导体结构的一个实施例。该半导体结构包括：半导体衬底，具有并排设置的n型掺杂阱(N阱)和p型掺杂阱(P阱)；第一鳍有源区，从半导体衬底的N阱突出；第二鳍有源区，从半导体衬底的P阱突出；第一隔离部件，形成在N阱和P阱上并且横向接触第一鳍有源区和第二鳍有源区，第一隔离部件具有第一宽度；以及第二隔离部件，插入在N阱和P阱之间，第二隔离部件具有小于第一宽度的第二宽度。本发明的实施例还涉及形成集成电路的方法。
-
公开(公告)号：CN113594164A
公开(公告)日：2021-11-02
申请号：CN202110346506.8
申请日：2021-03-31
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L27/11
Abstract: 本发明提出一种半导体装置。半导体装置包括第一源极/漏极结构、第二源极/漏极结构、第三源极/漏极结构、第一虚置鳍状物以及第二虚置鳍状物。第一虚置鳍状物沿着方向位于第一源极/漏极结构与第二源极/漏极结构之间，以隔离第一源极/漏极结构与第二源极/漏极结构；第二虚置鳍状物沿着方向位于第二源极/漏极结构与第三源极/漏极结构之间，以隔离第二源极/漏极结构与第三源极/漏极结构。第一虚置鳍状物包括外侧介电层、内侧介电层位于外侧介电层上与第一盖层位于外侧介电层与内侧介电层上。第二虚置鳍状物包括底部与第二盖层位于底部上。
-
公开(公告)号：CN110660803A
公开(公告)日：2020-01-07
申请号：CN201910573430.5
申请日：2019-06-28
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L27/11 , H01L21/8244
Abstract: 提供了SRAM结构。SRAM结构包括：衬底；P型阱区，位于衬底上方；N型阱区，位于衬底上方；PMOS晶体管，位于N型阱区中；NMOS晶体管，位于P型阱区中；隔离区，位于P型阱区和N型阱区之间的边界上方；以及介电结构，形成在隔离区中并且从隔离区延伸到P型阱区和N型阱区之间的边界。介电结构的深度大于隔离区的深度。PMOS晶体管通过隔离区与NMOS晶体管分隔开。本发明的实施例还涉及SRAM结构的形成方法。
-
公开(公告)号：CN112582420B
公开(公告)日：2024-05-31
申请号：CN202011036025.9
申请日：2020-09-27
Applicant: 台湾积体电路制造股份有限公司
IPC: H10B10/00
Abstract: 集成电路器件包括设置在第一类型掺杂剂的掺杂区域上方的FinFET，其中，该FinFET包括第一鳍结构和第一源极/漏极(S/D)部件，第一鳍结构具有第一宽度；以及鳍基阱条，设置在第一类型掺杂剂的掺杂区域上方，其中鳍基阱条包括第二鳍结构和第二S/D部件，第二鳍结构具有大于第一宽度的第二宽度，其中鳍基阱条将掺杂区域连接至电压。本发明的实施例还涉及形成半导体器件的方法。
-
-
-
-
-
-
-
-
-
Search Results
18
records
(took 0.026 seconds)
