公开(公告)号：CN110310901B

公开(公告)日：2022-11-15

申请号：CN201810723869.7

申请日：2018-07-04

Applicant: 台湾积体电路制造股份有限公司

Inventor： 李宗霖 ,  林艺民 ,  叶致宏 ,  王子元

IPC: H01L21/67 ,  H01J37/32

Abstract: 本发明实施例公开清洁工艺腔室的方法。一种清洁工艺腔室的方法包括以下步骤。在所述工艺腔室的内部表面上交替地形成多个工艺膜及多个非工艺膜。执行清洁操作，以从所述工艺腔室的所述内部表面除去所述多个工艺膜及所述多个非工艺膜。

公开(公告)号：CN114823523A

公开(公告)日：2022-07-29

申请号：CN202210198659.7

申请日：2022-03-02

Applicant: 台湾积体电路制造股份有限公司

Inventor： 李明轩 ,  李宗霖 ,  叶致锴

IPC: H01L21/8234 ,  H01L27/088

Abstract: 本文公开了半导体结构及其制造方法。在一实施例中，示例性的半导体结构包括多个第一通道构件在基板上方；第一栅极结构包绕每个所述第一通道构件；以及介电鳍片结构相邻设置于第一栅极结构，介电鳍片结构包括：第一介电层设置在基板上方并与第一栅极结构直接接触；第二介电层设置在第一介电层上方；第三介电层设置在第二介电层上方，并且通过第二介电层与第一介电层以及第一栅极结构间隔开；及第一隔离部件设置在第三介电层正上方。

公开(公告)号：CN110648971B

公开(公告)日：2022-03-04

申请号：CN201910112315.8

申请日：2019-02-13

Applicant: 台湾积体电路制造股份有限公司

Inventor： 蔡宗裔 ,  陈燕铭 ,  李宗霖 ,  何柏慷

IPC: H01L21/8238 ,  H01L21/324 ,  H01L27/092

Abstract: 本发明的实施例提供了半导体器件。半导体器件具有垂直向上突出的鳍结构。减小鳍结构的横向尺寸。在横向尺寸的减小之后，在鳍结构上形成半导体层。在半导体层的形成之后，对半导体器件实施退火工艺。在退火工艺的实施之后，在鳍结构上方形成介电层。本发明的实施例还提供了制造半导体器件的方法。

公开(公告)号：CN113782531A

公开(公告)日：2021-12-10

申请号：CN202111074018.2

申请日：2017-06-01

Applicant: 台湾积体电路制造股份有限公司

Inventor： 李东颖 ,  叶致锴 ,  李宗霖 ,  杨育佳 ,  萧孟轩

IPC: H01L27/088 ,  H01L21/8234

Abstract: 本申请的实施例涉及包括FinFET的半导体器件，包括：第一FinFET，包括沿第一方向延伸的第一鳍结构和第一源/漏外延结构；第二FinFET，包括沿第一方向延伸的第二鳍结构和第二源/漏外延结构；第一介电层，分隔第一和第二源/漏外延结构；以及第一源/漏接触件，接触第一源/漏外延结构，其中：第一FinFET仅包括一个鳍结构，第一源/漏外延结构在沿着与第一方向垂直的第二方向的截面中相对于第一鳍结构是不对称的，第一源/漏接触件接触第一源/漏外延结构的顶面和一个侧面并且接触隔离绝缘层，以及第二介电层与第一源/漏外延结构的另一侧面接触。

公开(公告)号：CN113690189A

公开(公告)日：2021-11-23

申请号：CN202011368887.1

申请日：2020-11-30

Applicant: 台湾积体电路制造股份有限公司

Inventor： 王证鈜 ,  陈冠荣 ,  李宗霖 ,  江文智

IPC: H01L21/8249

Abstract: 公开一种形成晶体保护多晶硅层的方法，所述方法在后续工艺期间不会产生有缺陷的空隙，从而为下面的装置提供有效的保护。在一个实施例中，一种形成半导体装置的方法包括：在第一多晶硅层上沉积保护涂层；在保护涂层上形成外延层；以及在外延层之上沉积第二多晶硅层，其中保护涂层包括第三多晶硅层，其中第三多晶硅层在介于600摄氏度到700摄氏度范围内的第一温度下沉积，且其中保护涂层中的第三多晶硅层被配置成当第二多晶硅层被刻蚀时保护第一多晶硅层。

公开(公告)号：CN106158662B

公开(公告)日：2019-09-27

申请号：CN201510766042.0

申请日：2015-11-11

Applicant: 台湾积体电路制造股份有限公司

Inventor： 杨玉麟 ,  何嘉政 ,  叶致锴 ,  彭成毅 ,  李宗霖

IPC: H01L21/336 ,  H01L29/78

Abstract: 一种用于制造半导体器件的方法，包括：在衬底上方形成鳍结构和在鳍结构的第一部分上方形成第一栅极结构。在鳍结构的第二部分上方形成第一氮化物层。将第一氮化物层曝光于紫外辐射。在鳍结构的第二部分处形成源极/漏极区。本发明实施例涉及用于半导体器件的双氮化物应力源和制造方法。

公开(公告)号：CN109427674A

公开(公告)日：2019-03-05

申请号：CN201810355316.0

申请日：2018-04-19

Applicant: 台湾积体电路制造股份有限公司

Inventor： 蔡宗裔 ,  陈燕铭 ,  李宗霖 ,  叶致锴

IPC: H01L21/8234 ,  H01L27/088

Abstract: 本公开实施例提供一种具有虚设鳍式结构的鳍式场效晶体管装置结构及其形成方法。此鳍式场效晶体管装置结构包括隔离结构位于基板之上，以及第一鳍式结构延伸高于隔离结构。此鳍式场效晶体管装置结构包括第二鳍式结构埋设于隔离结构之中，以及衬层形成于第一鳍式结构的侧壁及第二鳍式结构的侧壁上。此鳍式场效晶体管装置结构包括材料层形成于第二鳍式结构之上，其中材料层与隔离结构是由不同的材料所形成。

公开(公告)号：CN106252386A

公开(公告)日：2016-12-21

申请号：CN201510812685.4

申请日：2015-11-20

Applicant: 台湾积体电路制造股份有限公司

Inventor： 彭成毅 ,  叶致锴 ,  李宗霖

IPC: H01L29/06 ,  H01L29/10 ,  H01L29/78 ,  H01L21/336

Abstract: 本发明描述了finFET结构和形成finFET结构的方法。根据一些实施例，一种结构包括沟道区、第一源极/漏极区、第二源极/漏极区、介电层和栅电极。沟道区包括位于衬底之上的半导体层。每个半导体层均与相邻的半导体层分隔开，并且每个半导体层均具有第一侧壁和第二侧壁。第一侧壁和第二侧壁分别沿着垂直于衬底延伸的第一平面和第二平面对准。第一源极/漏极区和第二源极/漏极区设置在沟道区的相对两侧上。半导体层从第一源极/漏极区延伸至第二源极/漏极区。介电层接触半导体层的第一侧壁和第二侧壁，并且介电层延伸至第一平面和第二平面之间的区域内。栅电极位于介电层上方。

公开(公告)号：CN106158856A

公开(公告)日：2016-11-23

申请号：CN201510187697.2

申请日：2015-04-20

Applicant: 台湾积体电路制造股份有限公司

Inventor： 彭成毅 ,  杨玉麟 ,  何嘉政 ,  邱荣标 ,  李宗霖 ,  叶致锴 ,  张智胜 ,  杨育佳

IPC: H01L27/088 ,  H01L29/06 ,  H01L29/08 ,  H01L29/78

CPC classification number: H01L21/823814 ,  H01L21/30604 ,  H01L21/823807 ,  H01L21/823821 ,  H01L21/823878 ,  H01L27/092 ,  H01L27/0922 ,  H01L27/0924 ,  H01L27/0928 ,  H01L29/0649 ,  H01L29/0653 ,  H01L29/0847 ,  H01L29/1054 ,  H01L29/161 ,  H01L29/20 ,  H01L29/7848

Abstract: 一种半导体器件，包括：具有第一区和第二区的衬底；位于第一区中的n型晶体管，n型晶体管包括第一组源极/漏极部件；以及位于第二区中的p型晶体管，p型晶体管包括第二组源极/漏极部件。第二组源极/漏极部件比第一组源极/漏极部件延伸得更深。本发明涉及非对称源极/漏极深度。

公开(公告)号：CN106158662A

公开(公告)日：2016-11-23

申请号：CN201510766042.0

申请日：2015-11-11

Applicant: 台湾积体电路制造股份有限公司

Inventor： 杨玉麟 ,  何嘉政 ,  叶致锴 ,  彭成毅 ,  李宗霖

IPC: H01L21/336 ,  H01L29/78

Abstract: 一种用于制造半导体器件的方法，包括：在衬底上方形成鳍结构和在鳍结构的第一部分上方形成第一栅极结构。在鳍结构的第二部分上方形成第一氮化物层。将第一氮化物层曝光于紫外辐射。在鳍结构的第二部分处形成源极/漏极区。本发明实施例涉及用于半导体器件的双氮化物应力源和制造方法。