-
公开(公告)号：CN105632931A
公开(公告)日：2016-06-01
申请号：CN201410614306.6
申请日：2014-11-04
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L21/336 , H01L21/265 , H01L29/78 , H01L29/06
Abstract: 本发明公开了一种半导体器件的制造方法及半导体器件，该半导体器件的制造方法包括：在具有多层结构的半导体衬底上形成第一导电类型体区，并在所述第一导电类型体区上形成沟槽；通过自对准的方式向所述沟槽底部进行离子注入操作，形成第一导电类型柱；向所述沟槽中填入填充物填充所述沟槽。本发明通过自对准的方式向沟槽底部进行离子注入操作形成P柱或N柱，并与P柱或N柱相对应的外延层形成超级结结构，因此，不仅半导体器件的面积更小并且性能优异，同时还可以集成于平面工艺。
-
公开(公告)号：CN116864554A
公开(公告)日：2023-10-10
申请号：CN202210552119.4
申请日：2022-05-20
Applicant: 台湾积体电路制造股份有限公司 , 台积电(中国)有限公司
IPC: H01L31/0352 , H01L31/105 , H01L31/14 , H01L31/18 , H01L27/144
Abstract: 本公开涉及PIN二极管检测器、制造方法和包括PIN二极管检测器的系统。一种PIN二极管检测器包括衬底。PIN二极管检测器还包括位于像素区域中的多个PIN二极管阱，其中多个PIN二极管阱中的每一个具有第一掺杂剂类型。PIN二极管检测器还包括位于外围区域中的具有第一掺杂剂类型的连接环阱和多个浮置环阱。PIN二极管检测器还包括包围多个浮置环阱的场阻环阱，其中场阻环阱具有与第一掺杂剂类型相反的第二掺杂剂类型。PIN二极管检测器还包括毯式掺杂区域。毯式掺杂区域连续地延伸穿过整个像素区域和整个外围区域，并且毯式掺杂区域具有第二掺杂剂类型。
-
公开(公告)号：CN114188414A
公开(公告)日：2022-03-15
申请号：CN202011216548.1
申请日：2020-11-04
Applicant: 台湾积体电路制造股份有限公司 , 台积电(中国)有限公司
IPC: H01L29/78 , H01L29/40 , H01L29/417 , H01L21/336
Abstract: 本公开涉及具有增强的安全操作区域的LDMOS及其制造方法。一种集成电路，包括：n型漂移区域；栅极结构，该栅极结构直接在n型漂移区域的第一部分上；漏极结构，该漏极结构形成在n型漂移区域的第二部分中，栅极结构和漏极结构隔开漂移区域长度；抗蚀剂保护氧化物(RPO)，该抗蚀剂保护氧化物形成在n型漂移区域中在栅极结构与漏极结构之间的部分之上；场板接触件，该场板接触件提供到抗蚀剂保护氧化物的直接电连接。
-
公开(公告)号：CN113257914A
公开(公告)日：2021-08-13
申请号：CN202010447490.5
申请日：2020-05-25
Applicant: 台湾积体电路制造股份有限公司 , 台积电(中国)有限公司
IPC: H01L29/78 , H01L29/06 , H01L21/336
Abstract: 本公开涉及半导体器件及其制造方法。一种半导体器件包括衬底、栅极结构、漂移区域、源极区域、漏极区域和掺杂区域。栅极结构位于衬底上方。漂移区域在衬底中并位于栅极结构下方。源极区域和漏极区域位于栅极结构的相反侧。漏极区域在漂移区域中，源极区域在漂移区域外。掺杂区域在漂移区域中，并位于漏极区域与栅极结构之间。掺杂区域与漏极区域的底表面间隔开。
-
公开(公告)号：CN113257914B
公开(公告)日：2025-05-16
申请号：CN202010447490.5
申请日：2020-05-25
Applicant: 台积电(中国)有限公司 , 台湾积体电路制造股份有限公司
Abstract: 本公开涉及半导体器件及其制造方法。一种半导体器件包括衬底、栅极结构、漂移区域、源极区域、漏极区域和掺杂区域。栅极结构位于衬底上方。漂移区域在衬底中并位于栅极结构下方。源极区域和漏极区域位于栅极结构的相反侧。漏极区域在漂移区域中，源极区域在漂移区域外。掺杂区域在漂移区域中，并位于漏极区域与栅极结构之间。掺杂区域与漏极区域的底表面间隔开。
-
Patent Agency Ranking
公开(公告)号：CN119584594A
公开(公告)日：2025-03-07
申请号：CN202311380777.0
申请日：2023-10-24
Applicant: 台湾积体电路制造股份有限公司 , 台积电(中国)有限公司
Abstract: 本申请公开了横向扩散金属氧化物半导体(LDMOS)晶体管及其制造方法。一种横向扩散金属氧化物半导体(LDMOS)晶体管包括第一栅极。LDMOS晶体管还包括位于第一栅极的第一侧的第一源极区域。LDMOS晶体管还包括位于第一栅极的第二侧的漏极区域，其中第二侧与第一侧相对。LDMOS晶体管还包括围绕第一栅极的第一间隔件。第一间隔件包括位于第一栅极的第一侧的第一部分，其中第一部分的顶表面与第一栅极的顶表面基本共面。第一间隔件还包括位于第一栅极的第二侧的第二部分，其中第二部分包括延伸高于第一栅极的顶表面的第一角结构。
-
公开(公告)号：CN105632931B
公开(公告)日：2020-04-28
申请号：CN201410614306.6
申请日：2014-11-04
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L21/336 , H01L21/265 , H01L29/78 , H01L29/06
Abstract: 本发明公开了一种半导体器件的制造方法及半导体器件，该半导体器件的制造方法包括：在具有多层结构的半导体衬底上形成第一导电类型体区，并在所述第一导电类型体区上形成沟槽；通过自对准的方式向所述沟槽底部进行离子注入操作，形成第一导电类型柱；向所述沟槽中填入填充物填充所述沟槽。本发明通过自对准的方式向沟槽底部进行离子注入操作形成P柱或N柱，并与P柱或N柱相对应的外延层形成超级结结构，因此，不仅半导体器件的面积更小并且性能优异，同时还可以集成于平面工艺。
-
公开(公告)号：CN222147422U
公开(公告)日：2024-12-10
申请号：CN202323591474.1
申请日：2023-12-26
Applicant: 台积电(中国)有限公司 , 台湾积体电路制造股份有限公司
Abstract: 一种整流器，包括基板、第一晶体管、第二晶体管、第一栅极接触插座、第一源极接触插座、第一金属接线、及电感器。第一晶体管包括第一栅极结构、第一源极区、及第一漏极区。第二晶体管包括第二栅极结构、第二源极区、及第二漏极区。第一栅极接触插座电连接至第一栅极结构。第一源极接触插座电连接至第一源极区。第一金属接线与第一栅极接触插座的顶表面及第一源极接触插座的顶表面接触。电感器电连接至第一晶体管的第一漏极区及第二晶体管的第二源极区。
-
公开(公告)号：CN222382030U
公开(公告)日：2025-01-21
申请号：CN202420316324.5
申请日：2024-02-20
Applicant: 台积电(中国)有限公司 , 台湾积体电路制造股份有限公司
Abstract: 一种半导体装置包括一基板上方的一p型磊晶层、该p型磊晶层中的多个n型井、接触所述多个n型井中的一第一n型井的一p型井、该基板中的一第一n型嵌埋层、该p型井中的一源极区、所述多个n型井中的一第二n型井中的一漏极区，及侧向地介于该源极区与该漏极区之间的一栅极结构。所述多个n型井中的每一者具有与该基板完全接触的一底表面。该p型井与该第一n型嵌埋层的整体重叠。
-
公开(公告)号：CN222261075U
公开(公告)日：2024-12-27
申请号：CN202420193126.4
申请日：2024-01-25
Applicant: 台积电(中国)有限公司 , 台湾积体电路制造股份有限公司
IPC: H01L29/06 , H01L29/78 , H01L27/088 , H02M7/217
Abstract: 集成电路包括基板。基板包括p型基板区；p型基板区上方的第一n型区；p型基板区上方的第二n型区；在p型基板区上方且在第一与第二n型区之间的第一p型磊晶区，其中在俯视图中，第一p型磊晶区具有环形顶部轮廓；及在第二n型区内的p型掺杂区。隔离结构在p型基板区上方，其中在横截面图中，第一p型磊晶区自p型基板区的顶表面延伸至隔离结构的底表面。漏电极电耦合至第一n型区。栅电极电耦合至p型掺杂区。源电极电耦合至第二n型区。
-
-
-
-
-
-
-
-
-
Search Results
10
records
(took 0.034 seconds)
