-
公开(公告)号:CN110416083A
公开(公告)日:2019-11-05
申请号:CN201910185703.9
申请日:2019-03-12
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L21/336 , H01L29/78
Abstract: 采用蚀刻剂移除半导体材料。在一些实施例中,将氧化剂添加到蚀刻剂中,以与周围的半导体材料反应并形成保护层。使用保护层有助于避免蚀刻剂中的其它成分造成的损伤。
-
公开(公告)号:CN109427659A
公开(公告)日:2019-03-05
申请号:CN201810995183.3
申请日:2018-08-29
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L21/768
Abstract: 在半导体衬底上面的介电材料内形成开口。该开口可以包括通孔部分和沟槽部分。在制造工艺期间,可以将处理化学物质放置为与暴露表面接触以释放积聚在表面上的电荷。通过释放电荷,减小了表面变化电位差,有助于防止进一步制造期间产生的电化学腐蚀。本发明的实施例还涉及半导体器件和制造方法。
-
公开(公告)号:CN104658892B
公开(公告)日:2018-02-27
申请号:CN201410690095.4
申请日:2014-11-25
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L21/027 , H01L21/768
CPC classification number: H01L21/0338 , C23G1/02 , H01L21/0337 , H01L21/3086 , H01L21/31111 , H01L21/31144 , H01L21/32134
Abstract: 本发明提供了一种形成目标图案的方法,包括:在使用第一掩模在衬底上方形成多条线,以及在衬底上方、多条线上方和多条线的侧壁上形成间隔件层。该方法进一步包括去除间隔件层的至少一部分以暴露多条线和衬底。该方法进一步包括收缩设置在多条线的侧壁上的间隔件层并去除多条线,从而在衬底上方产生图案化的间隔件层。本发明还涉及用于集成电路图案化的方法。
-
公开(公告)号:CN112563244A
公开(公告)日:2021-03-26
申请号:CN202011024647.X
申请日:2020-09-25
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L23/528 , H01L21/768
Abstract: 此处公开半导体装置与其制造方法。例示性的半导体装置包括层间介电层,位于基板上;第一导电结构,至少部分地埋置于层间介电层中;介电层,位于层间介电层上并对准层间介电层,其中介电层的上表面高于第一导电结构的上表面;蚀刻停止层,位于介电层与第一导电结构上;以及第二导电结构,位于第一导电结构上,其中第二导电结构的第一部分的第一下表面接触第一导电结构的上表面,且第二导电结构的第二部分的第二下表面接触介电层的上表面。
-
公开(公告)号:CN110838441A
公开(公告)日:2020-02-25
申请号:CN201910548993.9
申请日:2019-06-24
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L21/3213
Abstract: 本公开实施例提供方法。方法包括提供基板,其具有结构形成于基板上,以及形成间隔物层于结构上。接着形成遮罩层于间隔物层上。遮罩层包括第一层、第一层上的第二层、与第二层上的第三层。此外,方法包括图案化遮罩层的第三层,且采用第三层作为蚀刻遮罩,并由干蚀刻工艺蚀刻遮罩层的第一层与第二层,以形成开口露出间隔物层的一部分。方法之后包括在形成回填材料层于开口中及第一层上之前,采用湿蚀刻剂移除第二层。
-
公开(公告)号:CN109427554A
公开(公告)日:2019-03-05
申请号:CN201711349012.5
申请日:2017-12-15
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L21/027 , C09K13/00
Abstract: 一种方法包括形成三层。三层包括底层;位于底层上方的中间层;以及位于中间层上方的顶层。顶层包括光刻胶。该方法还包括去除顶层;并使用化学溶液去除中间层。该化学溶液不含氢氧化钾(KOH),并且包括季铵碱和氟代季铵盐中的至少一种。本发明实施例涉及一种化学溶液和形成半导体器件的方法。
-
公开(公告)号:CN108807151A
公开(公告)日:2018-11-13
申请号:CN201711296405.4
申请日:2017-12-08
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L21/027 , H01L21/033
Abstract: 提供一种半导体装置的制造方法。在中间层的图案化后,移除中间层。为了减少或防止由于中间层及中介层的图案化而暴露的其它下层的损害,于蚀刻工艺中包含抑制剂以抑制从下层移除的材料的量。
-
公开(公告)号:CN104752338A
公开(公告)日:2015-07-01
申请号:CN201410843919.7
申请日:2014-12-30
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L21/768
CPC classification number: H01L23/528 , H01L21/02337 , H01L21/02343 , H01L21/02359 , H01L21/3105 , H01L21/31055 , H01L21/31144 , H01L21/3212 , H01L21/76802 , H01L21/76807 , H01L21/76822 , H01L21/76826 , H01L21/76829 , H01L21/7684 , H01L21/76877 , H01L23/5226 , H01L23/53223 , H01L23/53228 , H01L23/53238 , H01L23/53252 , H01L23/53266 , H01L23/5329 , H01L23/53295 , H01L2924/0002 , H01L2924/00
Abstract: 本发明提供了一种互连件和形成用于半导体器件的互连件的方法。通过处理介电层的上表面以产生高密度层来形成互连件。例如,处理可以包括使用六甲基二硅氮烷(HMDS)、三甲基硅烷基二乙胺(TMSDEA)或乙酸三甲基硅酯(OTMSA)生成高密度单层。处理之后,可以图案化介电层以生成随后用导电材料填充的开口。例如,可以使用化学机械抛光去除过量的导电材料。本发明涉及用于半导体器件的互连结构。
-
公开(公告)号:CN113206036A
公开(公告)日:2021-08-03
申请号:CN202110259671.X
申请日:2021-03-10
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L21/768
Abstract: 本公开实施例是有关于一种半导体结构。半导体结构包含第一层间介电层,第一层间介电层设置于半导体基板的上方。下导电结构设置于第一层间介电层之内。覆盖层沿着下导电结构的顶表面连续地延伸。上层间介电结构覆盖于下导电结构之上。导电体设置于上层间介电结构之内。导电体的底面直接覆盖于下导电结构的顶面之上。导电体的底面的宽度小于下导电结构的顶面的宽度。扩散阻挡层设置于导电体与上层间介电结构之间。扩散阻挡层从直接设置于导电体的底面和下导电结构的顶面之间的区域侧向偏移一非零距离。
-
公开(公告)号:CN109427554B
公开(公告)日:2021-03-23
申请号:CN201711349012.5
申请日:2017-12-15
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L21/027 , C09K13/00
Abstract: 一种方法包括形成三层。三层包括底层;位于底层上方的中间层;以及位于中间层上方的顶层。顶层包括光刻胶。该方法还包括去除顶层;并使用化学溶液去除中间层。该化学溶液不含氢氧化钾(KOH),并且包括季铵碱和氟代季铵盐中的至少一种。本发明实施例涉及一种化学溶液和形成半导体器件的方法。
-
-
-
-
-
-
-
-
-