-
公开(公告)号：CN113161321B
公开(公告)日：2024-10-15
申请号：CN202110255869.0
申请日：2021-03-09
申请人： 台湾积体电路制造股份有限公司
IPC分类号： H01L23/538 , H01L27/088 , H01L21/768 , H01L21/8234
摘要： 本发明描述了用于形成配置为防止外扩散的钴原子迁移至上部金属化层中的覆盖层的方法。在一些实施例中，方法包括：在包括钌的无衬垫导电结构上沉积钴扩散阻挡层，其中，沉积钴扩散阻挡层包括形成与无衬垫导电结构自对准的钴扩散阻挡层。方法还包括：在钴扩散阻挡层上沉积具有蚀刻停止层和介电层的堆叠件；以及在堆叠件中形成开口以暴露钴扩散阻挡层。最后，方法包括：在钴扩散阻挡层上形成导电结构。本申请的实施例还涉及半导体结构和形成半导体结构的方法。
-
公开(公告)号：CN109841565B
公开(公告)日：2021-11-30
申请号：CN201811292809.0
申请日：2018-11-01
申请人： 台湾积体电路制造股份有限公司
IPC分类号： H01L21/768 , H01L21/8234 , H01L23/532 , H01L27/088
摘要： 通常，本发明实施例提供了涉及诸如金属接触件、通孔、线等的导电部件的示例实施例以及用于形成这些导电部件的方法。在方法实施例中，在半导体衬底上形成介电层。半导体衬底具有源极/漏极区。形成穿过介电层至源极/漏极区的开口。通过相同的等离子体增强化学汽相沉积(PECVD)工艺在源极/漏极区上形成硅化物区，并且沿着介电层的侧壁在开口中形成阻挡层。
-
公开(公告)号：CN109841565A
公开(公告)日：2019-06-04
申请号：CN201811292809.0
申请日：2018-11-01
申请人： 台湾积体电路制造股份有限公司
IPC分类号： H01L21/768 , H01L21/8234 , H01L23/532 , H01L27/088
摘要： 通常，本发明实施例提供了涉及诸如金属接触件、通孔、线等的导电部件的示例实施例以及用于形成这些导电部件的方法。在方法实施例中，在半导体衬底上形成介电层。半导体衬底具有源极/漏极区。形成穿过介电层至源极/漏极区的开口。通过相同的等离子体增强化学汽相沉积(PECVD)工艺在源极/漏极区上形成硅化物区，并且沿着介电层的侧壁在开口中形成阻挡层。
-
公开(公告)号：CN111261518B
公开(公告)日：2023-04-25
申请号：CN201910531792.8
申请日：2019-06-19
申请人： 台湾积体电路制造股份有限公司
IPC分类号： H01L21/336 , H01L21/768 , C23C16/50 , C23C16/42 , C23C16/04
摘要： 本公开涉及鳍式场效应晶体管器件及其形成方法。一种形成半导体器件的方法包括：在栅极结构的相对侧上形成源极/漏极区域，其中栅极结构位于鳍之上并且被第一电介质层围绕；在第一电介质层中形成开口以暴露源极/漏极区域；使用等离子体增强化学气相沉积(PECVD)工艺选择性地在源极/漏极区域上的开口中形成硅化物区域；以及用导电材料填充开口。
-
公开(公告)号：CN109427898A
公开(公告)日：2019-03-05
申请号：CN201711287662.1
申请日：2017-12-07
申请人： 台湾积体电路制造股份有限公司
IPC分类号： H01L29/78 , H01L21/336
摘要： 本发明实施例提供一种形成半导体器件的方法，其包括形成源极/漏极区，以及在真空腔室或真空集群系统中进行选择性沉积以在源极/漏极区上形成金属硅化物层，并且在与源极/漏极区相邻的介电区上形成金属层。该方法还包括选择性地蚀刻真空腔室中的金属层，并且在金属硅化物层上选择性地形成金属氮化物层。在真空腔室或真空集群系统中进行选择性地形成金属氮化物层而没有真空破坏。本发明实施例还提供另外两种形成半导体器件的方法。
-
公开(公告)号：CN105304487A
公开(公告)日：2016-02-03
申请号：CN201510278164.5
申请日：2015-05-27
申请人： 台湾积体电路制造股份有限公司
IPC分类号： H01L21/335 , H01L21/28 , H01L29/775
CPC分类号： H01L29/66439 , B82Y10/00 , B82Y40/00 , H01L21/76224 , H01L21/823814 , H01L21/823842 , H01L21/823885 , H01L27/092 , H01L29/0676 , H01L29/413 , H01L29/42376 , H01L29/775 , H01L21/28
摘要： 本发明提供了一种垂直全环栅器件系统及其制造方法。提供了用于形成纳米线器件的底部源极/漏极接触区的结构和方法。纳米线形成在衬底上。纳米线相对于衬底基本上垂直延伸，并且纳米线设置在顶部源极/漏极区和底部源极/漏极区之间。第一介电材料形成在底部源极/漏极上。第二介电材料形成在第一介电材料上。执行第一蚀刻工艺，以去除部分第一介电材料和部分第二介电材料，从而暴露部分底部源极/漏极区。执行第二蚀刻工艺，以去除第一介电材料的位于第二介电材料下面的一部分，以进一步地暴露底部源极/漏极区。第一含金属材料形成在暴露的底部源极/漏极区上。执行退火，以形成底部接触区。
-
公开(公告)号：CN104658892A
公开(公告)日：2015-05-27
申请号：CN201410690095.4
申请日：2014-11-25
申请人： 台湾积体电路制造股份有限公司
IPC分类号： H01L21/027 , H01L21/768
CPC分类号： H01L21/0338 , C23G1/02 , H01L21/0337 , H01L21/3086 , H01L21/31111 , H01L21/31144 , H01L21/32134
摘要： 本发明提供了一种形成目标图案的方法，包括：在使用第一掩模在衬底上方形成多条线，以及在衬底上方、多条线上方和多条线的侧壁上形成间隔件层。该方法进一步包括去除间隔件层的至少一部分以暴露多条线和衬底。该方法进一步包括收缩设置在多条线的侧壁上的间隔件层并去除多条线，从而在衬底上方产生图案化的间隔件层。本发明还涉及用于集成电路图案化的方法。
-
公开(公告)号：CN115566069A
公开(公告)日：2023-01-03
申请号：CN202210945046.5
申请日：2022-08-08
申请人： 台湾积体电路制造股份有限公司
摘要： 本公开说明了一种半导体结构。半导体结构可包括一基底，位于基底上的一栅极结构，位于栅极结构上的一介电材料层，穿过栅极结构形成并与之相邻的一源极/漏极(S/D)接触层，以及位于源极/漏极(S/D)接触层上并与之接触的一沟槽导电层。源极/漏极(S/D)接触层可包括铂族金属材料层及形成于基底与铂族金属材料层之间的一硅化层。铂族金属材料层顶部的一顶部宽度可大于或实质上等于铂族金属材料层底部的底部宽度。
-
公开(公告)号：CN109427898B
公开(公告)日：2022-05-31
申请号：CN201711287662.1
申请日：2017-12-07
申请人： 台湾积体电路制造股份有限公司
IPC分类号： H01L29/78 , H01L21/336
摘要： 本发明实施例提供一种形成半导体器件的方法，其包括形成源极/漏极区，以及在真空腔室或真空集群系统中进行选择性沉积以在源极/漏极区上形成金属硅化物层，并且在与源极/漏极区相邻的介电区上形成金属层。该方法还包括选择性地蚀刻真空腔室中的金属层，并且在金属硅化物层上选择性地形成金属氮化物层。在真空腔室或真空集群系统中进行选择性地形成金属氮化物层而未破真空。本发明实施例还提供另外两种形成半导体器件的方法。
-
公开(公告)号：CN113161321A
公开(公告)日：2021-07-23
申请号：CN202110255869.0
申请日：2021-03-09
申请人： 台湾积体电路制造股份有限公司
IPC分类号： H01L23/538 , H01L27/088 , H01L21/768 , H01L21/8234
摘要： 本发明描述了用于形成配置为防止外扩散的钴原子迁移至上部金属化层中的覆盖层的方法。在一些实施例中，方法包括：在包括钌的无衬垫导电结构上沉积钴扩散阻挡层，其中，沉积钴扩散阻挡层包括形成与无衬垫导电结构自对准的钴扩散阻挡层。方法还包括：在钴扩散阻挡层上沉积具有蚀刻停止层和介电层的堆叠件；以及在堆叠件中形成开口以暴露钴扩散阻挡层。最后，方法包括：在钴扩散阻挡层上形成导电结构。本申请的实施例还涉及半导体结构和形成半导体结构的方法。
-
-
-
-
-
-
-
-
-
搜索结果
32 条记录 (耗时 0.038 秒)
