公开(公告)号：CN113113363B

公开(公告)日：2025-02-07

申请号：CN202110183892.3

申请日：2021-02-10

Applicant: 台湾积体电路制造股份有限公司

Inventor： 陈玟儒 ,  柯忠廷 ,  徐志安

IPC: H10D84/03 ,  H10D84/85

Abstract: 本公开提供一种制造半导体装置的方法。制造半导体装置的方法包括在基板上形成第一半导体层，在第一半导体层上形成第二半导体层，以及在第一半导体层和第二半导体层上形成牺牲膜。牺牲膜填充第一半导体层和第二半导体层之间的区域。方法还包括在第一半导体层和第二半导体层之间的牺牲膜中形成间隔并去除牺牲膜。

公开(公告)号：CN115116955A

公开(公告)日：2022-09-27

申请号：CN202210278110.9

申请日：2022-03-21

Applicant: 台湾积体电路制造股份有限公司

Inventor： 柯忠廷 ,  林颂恩 ,  徐志安

IPC: H01L21/8238 ,  H01L21/336 ,  H01L27/092

Abstract: 本公开总体涉及半导体器件及制造方法。提出了形成半导体器件的结构和方法，其中在栅极电极之上形成无空隙的核‑壳硬掩模。在一些实施例中，该无空隙的核‑壳硬掩模可如下形成：在栅极电极之上形成第一衬里层、在第一衬里层之上形成无空隙材料、使无空隙材料凹陷、以及在经凹陷的无空隙材料之上形成第二衬里。

公开(公告)号：CN114725016A

公开(公告)日：2022-07-08

申请号：CN202210430586.X

申请日：2018-05-28

Applicant: 台湾积体电路制造股份有限公司

Inventor： 柯忠廷 ,  李志鸿 ,  徐志安

IPC: H01L21/8234 ,  H01L29/78 ,  H01L21/336

Abstract: 本文描述了形成半导体器件中的诸如接触蚀刻停止层(CESL)的差异层的方法以及通过该方法形成的结构。在实施例中，结构包括位于衬底上的有源区，位于有源区上的栅极结构和沿着栅极结构的侧壁的栅极间隔件以及差异蚀刻停止层。差异蚀刻停止层具有沿着栅极间隔件的侧壁的第一部分并且具有位于源极/漏极区的上表面上的第二部分。第一部分的第一厚度在垂直于栅极间隔件的侧壁的方向上，并且第二部分的第二厚度在垂直于源极/漏极区的上表面的方向上。第二厚度大于第一厚度。本发明实施例涉及差异层形成工艺和由此形成的结构。

公开(公告)号：CN113035782A

公开(公告)日：2021-06-25

申请号：CN202011197842.2

申请日：2020-10-30

Applicant: 台湾积体电路制造股份有限公司

Inventor： 柯忠廷 ,  徐志安

IPC: H01L21/8234 ,  H01L27/088

Abstract: 本公开涉及用于形成半导体器件和系统的沉积工艺。一种方法包括：将半导体衬底置于沉积室中，其中，半导体衬底包括沟槽；以及执行原子层沉积(ALD)工艺以在沟槽内沉积电介质材料，包括：使电介质材料的第一前体作为气相流入沉积室；使电介质材料的第二前体作为气相流入沉积室；以及控制沉积室内的压力和温度，使得第二前体作为第二前体的液相凝聚在沟槽内的表面上，其中，第二前体的液相具有毛细现象。

公开(公告)号：CN109786460A

公开(公告)日：2019-05-21

申请号：CN201810609921.6

申请日：2018-06-13

Applicant: 台湾积体电路制造股份有限公司

Inventor： 卢柏全 ,  王俊尧 ,  李志鸿 ,  柯忠廷 ,  徐志安

IPC: H01L29/78 ,  H01L21/336

Abstract: 本发明实施例描述了栅极结构和栅极间隔件以及形成这些的方法。在实施例中，一种结构包括位于衬底上的有源区，位于有源区上且位于衬底上方的栅极结构，以及位于有源区上且沿着栅极结构的侧壁的低k栅极间隔件。栅极结构包括位于有源区上的共形栅极电介质并且包括位于共形栅极电介质上方的栅电极。共形栅极电介质沿着低k栅极间隔件的第一侧壁垂直延伸。在一些实施例中，可以在已经通过替换栅极工艺去除伪栅极结构之后使用选择性沉积工艺来形成低k栅极间隔件。本发明实施例涉及低k栅极间隔件及其形成。

公开(公告)号：CN108807159A

公开(公告)日：2018-11-13

申请号：CN201710896628.8

申请日：2017-09-28

Applicant: 台湾积体电路制造股份有限公司

Inventor： 谢博全 ,  柯忠廷 ,  陈亭纲 ,  黄建中 ,  黄泰钧 ,  李资良

IPC: H01L21/28 ,  H01L21/336

Abstract: 方法包括形成虚置栅极堆迭于基板上，形成间隔物层于虚置栅极堆迭上，形成蚀刻停止层于间隔物层与虚置栅极堆迭上，且蚀刻停止层包括垂直部分与水平部分，并在蚀刻停止层上进行致密化制程，其中致密化制程后的水平部分比垂直部分致密。方法亦包括形成氧化物层于蚀刻停止层上，并在氧化物层及蚀刻停止层上进行回火制程，其中回火制程后的垂直部分比水平部分具有更高的氧浓度。

公开(公告)号：CN109801966B

公开(公告)日：2025-04-22

申请号：CN201811036921.8

申请日：2018-09-06

Applicant: 台湾积体电路制造股份有限公司

Inventor： 黄士文 ,  柯忠廷 ,  柯宏宪 ,  林嘉慧 ,  黄泰钧

IPC: H10D30/62 ,  H10D30/01

Abstract: 提供半导体结构与其形成方法。半导体结构包括栅极结构、栅极间隔物、源极/漏极结构、接点结构、粘着层、与阻障层。栅极结构位于鳍状结构上。栅极间隔物位于鳍状结构上与栅极结构的侧壁表面上。源极/漏极结构位于鳍状结构中并与栅极间隔物相邻。接点结构位于源极/漏极结构上。粘着层覆盖接点结构的下表面与侧壁表面。阻障层围绕接点结构的侧壁表面。粘着层的下表面暴露至阻障层。

公开(公告)号：CN116110854A

公开(公告)日：2023-05-12

申请号：CN202210886855.3

申请日：2022-07-26

Applicant: 台湾积体电路制造股份有限公司

Inventor： 陈玟儒 ,  柯忠廷 ,  黄泰钧

IPC: H01L21/8238 ,  H01L21/308

Abstract: 形成半导体器件的方法包括在第一半导体区域上方形成第一栅极堆叠件，在第一栅极堆叠件上沉积间隔件层，以及在间隔件层上沉积伪间隔件层。伪间隔件层包括含金属材料。对伪间隔件层和间隔件层执行各向异性刻蚀工艺，以分别形成栅极间隔件和伪侧壁间隔件。蚀刻第一半导体区域以形成延伸到第一半导体区域中的凹槽。将第一栅极堆叠件、栅极间隔件和伪侧壁间隔件用作蚀刻掩模来蚀刻第一半导体区域。该方法还包括在凹槽中外延生长源极/漏极区域，以及在生长源极/漏极区域之后，去除伪侧壁间隔件。

公开(公告)号：CN115249738A

公开(公告)日：2022-10-28

申请号：CN202210610857.X

申请日：2022-05-31

Applicant: 台湾积体电路制造股份有限公司

Inventor： 张壬泓 ,  柳依秀 ,  林宥霆 ,  张志仲 ,  赵高毅 ,  郭俊铭 ,  彭远清 ,  林颂恩 ,  柯忠廷 ,  赵家峥

IPC: H01L29/06 ,  H01L29/417 ,  H01L21/336 ,  H01L29/78

Abstract: 提供半导体结构与其形成方法。方法包括形成多个外延层的堆叠于基板上；自堆叠形成第一鳍状结构与第二鳍状结构；形成隔离结构于第一鳍状结构与第二鳍状结构之间；形成覆层于第一鳍状结构与第二鳍状结构上；顺应性沉积第一介电层于覆层上；沉积第二介电层于第一介电层上；平坦化第一介电层与第二介电层，直到露出覆层；进行蚀刻制程，以蚀刻第二介电层而形成盖凹陷；进行修整制程，以修整第一介电层而加宽盖凹陷；以及沉积盖结构于加宽的盖凹陷中。

公开(公告)号：CN113764350A

公开(公告)日：2021-12-07

申请号：CN202110103497.X

申请日：2021-01-26

Applicant: 台湾积体电路制造股份有限公司

Inventor： 陈玟儒 ,  柯忠廷 ,  谢宛蓁 ,  龙俊名 ,  黄泰钧 ,  徐志安

IPC: H01L21/8238

Abstract: 一种制造晶体管的方法包括在基板上方形成半导体层；蚀刻半导体层的部分以形成第一凹槽及第二凹槽；在半导体层上方形成第一掩膜层；对第一掩膜层执行第一热处理，第一热处理使第一掩膜层致密化；蚀刻第一掩膜层以便暴露第一凹槽；在第一凹槽中形成第一半导体材料；及移除第一掩膜层。