公开(公告)号：CN113707598B

公开(公告)日：2025-01-10

申请号：CN202110982312.7

申请日：2015-05-12

Applicant: 台湾积体电路制造股份有限公司

Inventor： 林逸宏 ,  李志鸿 ,  卢昶伸 ,  李资良 ,  李启弘

IPC: H01L21/687 ,  H01L21/67 ,  C23C16/46

Abstract: 本发明的实施例提供了一种集成电路制造系统，包括：室，在所述室中对衬底进行集成电路制造；加热装置，用于在所述集成电路制造过程中加热所述衬底；和衬底保持器件，用于在所述集成电路制造期间将所述衬底固定在所述室中，其中所述衬底保持器件包括：基部，具有基本圆形表面和从基本圆形表面延伸的圆柱形表面，以及连续的环形部分，设置在基部内并且具有在所述环形部分上限定的接触表面，其中所述接触表面配置为接触被保持的所述衬底的边缘，所述衬底保持器件不接触被保持的所述衬底的圆周表面。

公开(公告)号：CN113050369B

公开(公告)日：2024-12-27

申请号：CN202110047011.5

申请日：2021-01-14

Applicant: 台湾积体电路制造股份有限公司

Inventor： 翁明晖 ,  刘朕与 ,  刘之诚 ,  郭怡辰 ,  魏嘉林 ,  陈彥儒 ,  李志鸿 ,  郑雅如 ,  杨棋铭 ,  李资良 ,  张庆裕

IPC: G03F1/56 ,  G03F1/76 ,  G03F7/30 ,  G03F7/42 ,  H01L21/027

Abstract: 本公开涉及制造半导体器件的方法。一种制造半导体器件的方法包括：在衬底之上形成光致抗蚀剂层，包括：在蒸汽状态下将第一前体和第二前体组合以形成光致抗蚀剂材料，以及在衬底之上沉积光致抗蚀剂材料。在光致抗蚀剂层之上形成保护层。通过保护层将光致抗蚀剂层选择性地暴露于光化辐射，以在光致抗蚀剂层中形成潜在图案。去除保护层，以及通过将显影剂施加到经选择性地暴露的光致抗蚀剂层来显影潜在图案以形成图案。

公开(公告)号：CN110783198B

公开(公告)日：2023-08-18

申请号：CN201910609308.9

申请日：2019-07-08

Applicant: 台湾积体电路制造股份有限公司

Inventor： 李隽毅 ,  柯宏宪 ,  柯忠廷 ,  林嘉慧 ,  李志鸿

IPC: H01L21/336 ,  H01L21/02 ,  C23C16/34 ,  C23C16/455

Abstract: 在半导体鳍和栅极堆叠件上形成蚀刻停止层。利用前体材料的一系列脉冲形成蚀刻停止层。第一脉冲将第一前体材料引入半导体鳍和栅极堆叠件。第二脉冲引入第二前体材料，该第二前体材料转变成等离子体，然后在各向异性沉积工艺中导向半导体鳍和栅极堆叠件。因此，沿着底面的蚀刻停止层的厚度大于沿着侧壁的蚀刻停止层的厚度。本发明的实施例还涉及半导体器件及其制造方法。

公开(公告)号：CN116417504A

公开(公告)日：2023-07-11

申请号：CN202310033032.0

申请日：2023-01-10

Applicant: 台湾积体电路制造股份有限公司

Inventor： 林裕凯 ,  施伯铮 ,  李志鸿 ,  李资良

IPC: H01L29/417 ,  H01L29/423 ,  H01L21/336 ,  H01L29/78

Abstract: 本文提供了半导体器件和制造半导体器件的方法，其中，在导电接触件上方选择性地沉积蚀刻停止层。在蚀刻停止层上方形成介电层，并且形成穿过介电层和蚀刻停止层的开口以暴露导电接触件。然后沉积导电材料以填充开口。

公开(公告)号：CN115863186A

公开(公告)日：2023-03-28

申请号：CN202210811598.7

申请日：2022-07-11

Applicant: 台湾积体电路制造股份有限公司

Inventor： 宋述仁 ,  李志鸿 ,  李资良

IPC: H01L21/56 ,  H01L23/31 ,  H01L23/528 ,  H01L25/065

Abstract: 本发明的实施例提供了一种形成封装件的方法，包括将第一晶圆接合至第二晶圆，在第一晶圆上执行修整工艺，以及沉积与第一晶圆的侧壁接触的侧壁保护层。沉积侧壁保护层包括沉积与第一晶圆的侧壁接触的高密度材料。侧壁保护层具有高于氧化硅的密度。方法还包括去除与第一晶圆重叠的侧壁保护层的水平部分，以及在第一晶圆上方形成互连结构。互连结构电连接至第一晶圆中的集成电路器件。

公开(公告)号：CN115064483A

公开(公告)日：2022-09-16

申请号：CN202210500025.2

申请日：2022-05-06

Applicant: 台湾积体电路制造股份有限公司

Inventor： 詹予欣 ,  吴采伶 ,  陈昶文 ,  黄柏翔 ,  陈育裕 ,  黄冠维 ,  李志鸿 ,  邱显杰 ,  张庭魁

IPC: H01L21/768

Abstract: 在一示例面向，本公开是关于一种半导体装置的形成方法。此方法包括接收在半导体基板上方具有导电部件的工作件，在导电部件上方形成牺牲材料层，去除牺牲材料层的第一部分以形成导线沟槽，并且露出在导线沟槽之一中的导电部件的顶表面；在导线沟槽中形成导线部件，去除牺牲材料层的第二部分以形成导线部件之间的间隙，以及在间隙中形成介电部件，介电部件包围气隙。

公开(公告)号：CN109786460B

公开(公告)日：2022-04-29

申请号：CN201810609921.6

申请日：2018-06-13

Applicant: 台湾积体电路制造股份有限公司

Inventor： 卢柏全 ,  王俊尧 ,  李志鸿 ,  柯忠廷 ,  徐志安

IPC: H01L29/78 ,  H01L21/336

Abstract: 本发明实施例描述了栅极结构和栅极间隔件以及形成这些的方法。在实施例中，一种结构包括位于衬底上的有源区，位于有源区上且位于衬底上方的栅极结构，以及位于有源区上且沿着栅极结构的侧壁的低k栅极间隔件。栅极结构包括位于有源区上的共形栅极电介质并且包括位于共形栅极电介质上方的栅电极。共形栅极电介质沿着低k栅极间隔件的第一侧壁垂直延伸。在一些实施例中，可以在已经通过替换栅极工艺去除伪栅极结构之后使用选择性沉积工艺来形成低k栅极间隔件。本发明实施例涉及低k栅极间隔件及其形成。

公开(公告)号：CN114334620A

公开(公告)日：2022-04-12

申请号：CN202110659598.5

申请日：2021-06-15

Applicant: 台湾积体电路制造股份有限公司

Inventor： 郭怡辰 ,  刘之诚 ,  陈彦儒 ,  李志鸿 ,  杨棋铭 ,  李资良

IPC: H01L21/033

Abstract: 本申请涉及用于含金属的抗蚀剂层的原位沉积和致密化处理。本文公开了可以改进光刻分辨率的含金属的抗蚀剂层(例如，金属氧化物抗蚀剂层)、用于形成含金属的抗蚀剂层的方法以及使用含金属的抗蚀剂层的光刻方法。示例性方法包括：通过执行沉积工艺在工件之上形成金属氧化物抗蚀剂层，以在工件之上形成金属氧化物抗蚀剂层的金属氧化物抗蚀剂子层；以及对至少一个金属氧化物抗蚀剂子层执行致密化工艺。每个沉积工艺形成金属氧化物抗蚀剂子层中的相应一个。致密化工艺使至少一个金属氧化物抗蚀剂子层的密度增加。可以调整沉积工艺的参数和/或致密化工艺的参数，以实现不同的密度分布、不同的密度特性、和/或不同的吸收特性，从而优化对金属氧化物抗蚀剂层的图案化。

公开(公告)号：CN113946096A

公开(公告)日：2022-01-18

申请号：CN202110629605.7

申请日：2021-06-07

Applicant: 台湾积体电路制造股份有限公司

Inventor： 刘之诚 ,  郭怡辰 ,  陈彦儒 ,  李志鸿 ,  杨棋铭 ,  李资良

IPC: G03F7/004

Abstract: 本申请涉及用于半导体制造的光致抗蚀剂。提供了用于极紫外(EUV)光刻的有机金属前体。所述有机金属前体包括MaXbLc的化学式，其中M是金属，X是包括吡咯样氮和吡啶样氮的多齿芳族配体，L是极紫外(EUV)可裂解的配体，a在1和2之间，b等于或大于1，c等于或大于1。

公开(公告)号：CN106206400B

公开(公告)日：2021-09-10

申请号：CN201510239192.6

申请日：2015-05-12

Applicant: 台湾积体电路制造股份有限公司

Inventor： 林逸宏 ,  李志鸿 ,  卢昶伸 ,  李资良 ,  李启弘

IPC: H01L21/687 ,  H01L21/67 ,  H01J37/32

Abstract: 本发明提供了一种具有改进的热均匀性的衬底保持器件。在一个示例性实施例中，衬底保持器件包括具有限定的周边的基本圆形的第一表面、设置在周边处的多个接触区域、以及也设置在周边处的多个非接触区域。接触区域与非接触区域穿插设置。在非接触区域中的每一个内，第一表面延伸经过第一表面结束于接触区域中的每一个内。在一些这种实施例中，多个接触区域中的每个区域包括设置在第一表面上方的接触表面。本发明还涉及具有改进的热特性的晶圆基座。