-
公开(公告)号：CN113140614B
公开(公告)日：2025-03-28
申请号：CN202110018404.3
申请日：2021-01-07
Applicant: 台湾积体电路制造股份有限公司
Abstract: 本公开涉及具有隔离结构的半导体器件。公开了一种具有不同介电常数的隔离结构的半导体器件及其制造方法。半导体器件包括鳍部结构以及第一对栅极结构和第二对栅极结构，鳍部结构具有设置在第一器件区域上的第一鳍部部分和设置在第二器件区域上的第二鳍部部分，第一对栅极结构设置在第一鳍部部分上，第二对栅极结构设置在第二鳍部部分上。第二对栅极结构与第一对栅极结构电隔离。半导体器件还包括插入在第一对栅极结构之间的第一隔离结构和插入在第二对栅极结构之间的第二隔离结构。第一隔离结构包括第一氮化物内衬和第一氧化物填充层。第二隔离结构包括第二氮化物内衬和第二氧化物填充层。第二氮化物内衬比第一氮化物内衬更厚。
-
公开(公告)号：CN113380705A
公开(公告)日：2021-09-10
申请号：CN202011403467.2
申请日：2020-12-04
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L21/8234 , H01L27/088
Abstract: 本公开涉及多层绝缘膜堆叠。一种用于形成半导体器件的方法，包括：在鳍之上形成栅极结构，其中，鳍突出高于衬底；在栅极结构中形成开口；沿着开口的侧壁和底部形成第一电介质层，其中，第一电介质层是非共形的，其中，第一电介质层在栅极结构的远离衬底的上表面附近具有第一厚度，并且在开口的底部附近具有第二厚度，其中，第一厚度大于第二厚度；以及在第一电介质层之上形成第二电介质层以填充开口，其中，第一电介质层由第一电介质材料形成，并且第二电介质层由与第一电介质材料不同的第二电介质材料形成。
-
公开(公告)号：CN113451209A
公开(公告)日：2021-09-28
申请号：CN202010941168.8
申请日：2020-09-09
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L21/8234 , H01L27/088
Abstract: 本公开涉及半导体器件和方法。实施例包括一种方法，该方法包括：在半导体器件的金属栅极结构的切割金属栅极区域中形成开口；在开口中共形地沉积第一电介质层；在第一电介质层之上共形地沉积硅层；对硅层执行氧化工艺以形成第一氧化硅层；用第二氧化硅层填充开口；对第二氧化硅层和第一电介质层执行化学机械抛光，以形成切割金属栅极插塞，化学机械抛光暴露出半导体器件的金属栅极结构；以及形成到金属栅极结构的第一部分的第一接触件和到金属栅极结构的第二部分的第二接触件，金属栅极结构的第一部分和第二部分被切割金属栅极插塞分离。
-
公开(公告)号：CN108807159A
公开(公告)日：2018-11-13
申请号：CN201710896628.8
申请日：2017-09-28
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L21/28 , H01L21/336
Abstract: 方法包括形成虚置栅极堆迭于基板上，形成间隔物层于虚置栅极堆迭上，形成蚀刻停止层于间隔物层与虚置栅极堆迭上，且蚀刻停止层包括垂直部分与水平部分，并在蚀刻停止层上进行致密化制程，其中致密化制程后的水平部分比垂直部分致密。方法亦包括形成氧化物层于蚀刻停止层上，并在氧化物层及蚀刻停止层上进行回火制程，其中回火制程后的垂直部分比水平部分具有更高的氧浓度。
-
公开(公告)号：CN113140614A
公开(公告)日：2021-07-20
申请号：CN202110018404.3
申请日：2021-01-07
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L29/06 , H01L29/78 , H01L29/423
Abstract: 本公开涉及具有隔离结构的半导体器件。公开了一种具有不同介电常数的隔离结构的半导体器件及其制造方法。半导体器件包括鳍部结构以及第一对栅极结构和第二对栅极结构，鳍部结构具有设置在第一器件区域上的第一鳍部部分和设置在第二器件区域上的第二鳍部部分，第一对栅极结构设置在第一鳍部部分上，第二对栅极结构设置在第二鳍部部分上。第二对栅极结构与第一对栅极结构电隔离。半导体器件还包括插入在第一对栅极结构之间的第一隔离结构和插入在第二对栅极结构之间的第二隔离结构。第一隔离结构包括第一氮化物内衬和第一氧化物填充层。第二隔离结构包括第二氮化物内衬和第二氧化物填充层。第二氮化物内衬比第一氮化物内衬更厚。
-
Patent Agency Ranking
公开(公告)号：CN111261524A
公开(公告)日：2020-06-09
申请号：CN201911212353.7
申请日：2019-12-02
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L21/336 , H01L21/8234
Abstract: 本公开涉及一种半导体装置的形成方法。该方法包括蚀刻栅极结构以形成沟槽延伸至栅极结构中，其中沟槽的侧壁包括金属氧化物材料；对沟槽的侧壁进行侧壁处理制程，其中侧壁处理制程的结果为移除金属氧化物材料；以及将第一介电材料填入沟槽以形成介电区，其中介电区接触栅极结构的侧壁。
-
公开(公告)号：CN115274657A
公开(公告)日：2022-11-01
申请号：CN202210131715.5
申请日：2022-02-14
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L27/092 , H01L21/8238
Abstract: 半导体器件包括：第一晶体管，具有第一栅极堆叠件和位于第一栅极堆叠件的相对侧上的第一源极/漏极区域；第二晶体管，具有第二栅极堆叠件和位于第二栅极堆叠件的相对侧上的第二源极/漏极区域；以及栅极隔离结构，将第一栅极堆叠件与第二栅极堆叠件分隔开。栅极隔离结构包括沿第一栅极堆叠件和第二栅极堆叠件的侧壁具有变化的厚度的介电衬垫以及位于介电衬垫上方的介电填充材料，其中，介电填充材料包括接缝。本申请的实施例还涉及形成半导体器件的方法。
-
公开(公告)号：CN110634799B
公开(公告)日：2022-04-08
申请号：CN201811354151.1
申请日：2018-11-14
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L21/8234 , H01L27/088
Abstract: 本公开涉及用于形成半导体器件的方法以及半导体器件。一种方法包括：跨半导体区域上方形成第一和第二虚设栅极堆叠；形成ILD以将第一和第二虚设栅极堆叠嵌入其中；分别用第一和第二替换栅极堆叠替换第一和第二虚设栅极堆叠；执行第一刻蚀工艺以形成第一开口。移除第一替换栅极堆叠的一部分和第二替换栅极堆叠的一部分。该方法还包括：填充第一开口以形成电介质隔离区域；执行第二刻蚀工艺以形成第二开口，其中，ILD被刻蚀，并且电介质隔离区域暴露于第二开口；在第二开口中形成接触间隔件；并且在第二开口中填充接触插塞。接触插塞在接触间隔件的相对部分之间。
-
公开(公告)号：CN110634799A
公开(公告)日：2019-12-31
申请号：CN201811354151.1
申请日：2018-11-14
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L21/8234 , H01L27/088
Abstract: 本公开涉及用于形成半导体器件的方法以及半导体器件。一种方法包括：跨半导体区域上方形成第一和第二虚设栅极堆叠；形成ILD以将第一和第二虚设栅极堆叠嵌入其中；分别用第一和第二替换栅极堆叠替换第一和第二虚设栅极堆叠；执行第一刻蚀工艺以形成第一开口。移除第一替换栅极堆叠的一部分和第二替换栅极堆叠的一部分。该方法还包括：填充第一开口以形成电介质隔离区域；执行第二刻蚀工艺以形成第二开口，其中，ILD被刻蚀，并且电介质隔离区域暴露于第二开口；在第二开口中形成接触间隔件；并且在第二开口中填充接触插塞。接触插塞在接触间隔件的相对部分之间。
-
公开(公告)号：CN113488387A
公开(公告)日：2021-10-08
申请号：CN202110496596.9
申请日：2021-05-07
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L21/336 , H01L21/033 , G03F7/20 , G03F1/70 , G03F1/00
Abstract: 本公开涉及多层掩模层及其形成方法。一种方法包括：在衬底之上形成半导体层；蚀刻半导体层的一部分以形成第一凹部和第二凹部；在半导体层之上形成第一掩模层；在第一掩模层上执行第一热处理，该第一热处理使第一掩模层致密化；蚀刻第一掩模层以使所述第一凹口暴露；在第一凹口中形成第一半导体材料；并且去除第一掩模层。
-
-
-
-
-
-
-
-
-
Search Results
13
records
(took 0.027 seconds)
