-
公开(公告)号：CN113363208B
公开(公告)日：2025-05-27
申请号：CN202110557935.X
申请日：2021-05-21
Applicant: 台湾积体电路制造股份有限公司
Abstract: 方法包括提供一种结构，该结构具有：从衬底延伸的两个鳍；隔离鳍的底部的隔离结构；位于每个鳍上方的源极/漏极(S/D)部件；平行于鳍纵向定向并且设置在两个鳍之间与隔离结构上方的介电鳍；位于隔离结构、鳍和介电鳍上方的伪栅极堆叠件；以及位于伪栅极堆叠件的侧壁上方的一个或多个介电层。该方法还包括：去除伪栅极堆叠件，以在一个或多个介电层内产生栅极沟槽，其中，介电鳍暴露于栅极沟槽中；修整介电鳍以减小介电鳍的宽度；以及在修整之后，在栅极沟槽中形成高k金属栅极。本发明的实施例还涉及半导体结构及其形成方法。
-
公开(公告)号：CN111092053B
公开(公告)日：2023-12-29
申请号：CN201911005905.7
申请日：2019-10-22
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L21/8234 , H01L27/088 , H01L21/768
Abstract: 根据本申请的实施例，提供了形成集成电路结构的方法，包括在晶体管的源极/漏极区域上方形成电连接至源极/漏极区域的第一源极/漏极接触插塞，形成与栅极堆叠件重叠的第一介电硬掩模，使第一源极/漏极接触插塞凹进以形成第一凹槽，在第一凹槽中形成第二介电硬掩模，使层间介电层凹进以形成第二凹槽，以及在第二凹槽中形成第三介电硬掩模。第三介电硬掩模接触第一介电硬掩模和第二介电硬掩模。本申请的实施例还提供了其他形成集成电路结构的方法以及集成电路结构。
-
公开(公告)号：CN113555358A
公开(公告)日：2021-10-26
申请号：CN202011313026.3
申请日：2020-11-20
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L27/088 , H01L27/092
Abstract: 半导体装置结构包含第一、第二与第三栅极电极层、第一与第二介电质特征部、第一晶种层、第一导体层、第二晶种层、第二导体层与介电质材料。第一介电质特征部置于第一与第二栅极电极层之间。第二介电质特征部置于第二与第三栅极电极层之间。第一晶种层接触第一栅极电极层、第一介电质特征部与第二栅极电极层。第一导体层置于第一晶种层上。第二晶种层接触第三栅极电极层。第二导体层置于第二晶种层上。介电质材料置于第二介电质特征部、第一与第二导体层上。介电质材料是在第一晶种层与第二晶种层之间且在第一导体层与第二导体层之间。
-
公开(公告)号：CN110943079A
公开(公告)日：2020-03-31
申请号：CN201910429880.7
申请日：2019-05-22
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L27/088 , H01L21/8234
Abstract: 提供了一种半导体元件。半导体元件包括在基板上方形成的栅极结构。间隔层在栅极结构的侧部分上形成。第一介电层在栅极结构上方形成。导电覆盖层穿过第一介电层并且在栅极结构上方形成。导电覆盖层的顶表面在间隔层的顶表面之上。半导体元件进一步包括在导电覆盖层上方形成的导电层。导电层与导电覆盖层电耦接。
-
公开(公告)号：CN119108350A
公开(公告)日：2024-12-10
申请号：CN202411123001.5
申请日：2024-08-15
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L21/8238 , H01L27/092
Abstract: 本文描述了栅极隔离工艺(例如，栅极至源极/漏极接触件隔离)。示例性接触栅极隔离工艺可以包括：使栅极结构的高k栅极电介质和栅极间隔件的侧壁部分凹进(例如，通过蚀刻)以形成暴露栅极结构的栅电极的侧壁的接触栅极隔离(CGI)开口；沿栅电极的侧壁形成部分填充CGI开口的栅极隔离衬垫；以及在栅极隔离衬垫上方形成填充CGI开口的剩余部分的栅极隔离层。栅极隔离衬垫的介电常数小于高k栅极电介质的介电常数。栅极隔离层的介电常数小于高k栅极电介质的介电常数。栅极隔离层的介电常数可以小于栅极隔离层的介电常数。本申请的实施例还涉及晶体管及其形成方法。
-
Patent Agency Ranking
公开(公告)号：CN113725275B
公开(公告)日：2024-08-27
申请号：CN202110194028.3
申请日：2021-02-20
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L29/06 , H01L29/10 , H01L29/423 , H01L29/78 , H01L27/088 , H01L21/8234 , H01L21/28
Abstract: 本发明的实施例公开了一种半导体器件及其形成方法。根据本公开的半导体器件包括第一栅极结构和第二栅极结构沿着方向对准，第一金属层设置在所述第一栅极结构上方，第二金属层设置在所述第二栅极结构上方，和栅极隔离结构在所述第一栅极结构和所述第二栅极结构之间以及在所述第一金属层和所述第二金属层之间延伸。
-
公开(公告)号：CN113571517A
公开(公告)日：2021-10-29
申请号：CN202110789772.8
申请日：2021-07-13
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L27/088 , H01L27/092 , H01L21/8234 , H01L21/8238
Abstract: 一种器件和方法，第一栅极结构环绕设置在衬底上方的沟道层，第二栅极结构环绕设置在衬底上方的另一个沟道层，以及介电鳍结构形成在浅沟槽隔离部件上方以及第一栅极结构和第二栅极结构之间。至少一个金属化层形成在第一栅极结构、介电鳍状结构和第二栅极结构上，并从第一栅极结构连续延伸至第二栅极结构。本发明的实施例还涉及多栅极器件及其形成方法。
-
公开(公告)号：CN111128891A
公开(公告)日：2020-05-08
申请号：CN201911044191.0
申请日：2019-10-30
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L21/8238 , H01L27/092
Abstract: 一种半导体装置的制造方法，此方法包含在鳍上外延成长源极/漏极部件，在外延源极/漏极部件上方形成硅化物层，在硅化物层上形成晶种金属层，使用由下而上成长方法在晶种金属层上方形成接触金属层，以及在接触金属层上方沉积填充金属层。
-
公开(公告)号：CN111092053A
公开(公告)日：2020-05-01
申请号：CN201911005905.7
申请日：2019-10-22
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L21/8234 , H01L27/088 , H01L21/768
Abstract: 根据本申请的实施例，提供了形成集成电路结构的方法，包括在晶体管的源极/漏极区域上方形成电连接至源极/漏极区域的第一源极/漏极接触插塞，形成与栅极堆叠件重叠的第一介电硬掩模，使第一源极/漏极接触插塞凹进以形成第一凹槽，在第一凹槽中形成第二介电硬掩模，使层间介电层凹进以形成第二凹槽，以及在第二凹槽中形成第三介电硬掩模。第三介电硬掩模接触第一介电硬掩模和第二介电硬掩模。本申请的实施例还提供了其他形成集成电路结构的方法以及集成电路结构。
-
公开(公告)号：CN113571517B
公开(公告)日：2024-11-15
申请号：CN202110789772.8
申请日：2021-07-13
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L27/088 , H01L27/092 , H01L21/8234 , H01L21/8238
Abstract: 一种器件和方法，第一栅极结构环绕设置在衬底上方的沟道层，第二栅极结构环绕设置在衬底上方的另一个沟道层，以及介电鳍结构形成在浅沟槽隔离部件上方以及第一栅极结构和第二栅极结构之间。至少一个金属化层形成在第一栅极结构、介电鳍状结构和第二栅极结构上，并从第一栅极结构连续延伸至第二栅极结构。本发明的实施例还涉及多栅极器件及其形成方法。
-
-
-
-
-
-
-
-
-
Search Results
41
records
(took 0.034 seconds)
