公开(公告)号：CN111092053B

公开(公告)日：2023-12-29

申请号：CN201911005905.7

申请日：2019-10-22

申请人： 台湾积体电路制造股份有限公司

发明人： 黄麟淯 ,  游力蓁 ,  王圣璁 ,  游家权 ,  张家豪 ,  林天禄 ,  林佑明 ,  王志豪

IPC分类号： H01L21/8234 ,  H01L27/088 ,  H01L21/768

摘要： 根据本申请的实施例，提供了形成集成电路结构的方法，包括在晶体管的源极/漏极区域上方形成电连接至源极/漏极区域的第一源极/漏极接触插塞，形成与栅极堆叠件重叠的第一介电硬掩模，使第一源极/漏极接触插塞凹进以形成第一凹槽，在第一凹槽中形成第二介电硬掩模，使层间介电层凹进以形成第二凹槽，以及在第二凹槽中形成第三介电硬掩模。第三介电硬掩模接触第一介电硬掩模和第二介电硬掩模。本申请的实施例还提供了其他形成集成电路结构的方法以及集成电路结构。

公开(公告)号：CN113555358A

公开(公告)日：2021-10-26

申请号：CN202011313026.3

申请日：2020-11-20

申请人： 台湾积体电路制造股份有限公司

发明人： 游家权 ,  朱熙甯 ,  江国诚 ,  王志豪

IPC分类号： H01L27/088 ,  H01L27/092

摘要： 半导体装置结构包含第一、第二与第三栅极电极层、第一与第二介电质特征部、第一晶种层、第一导体层、第二晶种层、第二导体层与介电质材料。第一介电质特征部置于第一与第二栅极电极层之间。第二介电质特征部置于第二与第三栅极电极层之间。第一晶种层接触第一栅极电极层、第一介电质特征部与第二栅极电极层。第一导体层置于第一晶种层上。第二晶种层接触第三栅极电极层。第二导体层置于第二晶种层上。介电质材料置于第二介电质特征部、第一与第二导体层上。介电质材料是在第一晶种层与第二晶种层之间且在第一导体层与第二导体层之间。

公开(公告)号：CN110943079A

公开(公告)日：2020-03-31

申请号：CN201910429880.7

申请日：2019-05-22

申请人： 台湾积体电路制造股份有限公司

发明人： 游家权 ,  张家豪 ,  林佑明 ,  王志豪

IPC分类号： H01L27/088 ,  H01L21/8234

摘要： 提供了一种半导体元件。半导体元件包括在基板上方形成的栅极结构。间隔层在栅极结构的侧部分上形成。第一介电层在栅极结构上方形成。导电覆盖层穿过第一介电层并且在栅极结构上方形成。导电覆盖层的顶表面在间隔层的顶表面之上。半导体元件进一步包括在导电覆盖层上方形成的导电层。导电层与导电覆盖层电耦接。

公开(公告)号：CN113725275B

公开(公告)日：2024-08-27

申请号：CN202110194028.3

申请日：2021-02-20

申请人： 台湾积体电路制造股份有限公司

发明人： 游家权 ,  张家豪 ,  江国诚 ,  程冠伦 ,  王志豪

IPC分类号： H01L29/06 ,  H01L29/10 ,  H01L29/423 ,  H01L29/78 ,  H01L27/088 ,  H01L21/8234 ,  H01L21/28

摘要： 本发明的实施例公开了一种半导体器件及其形成方法。根据本公开的半导体器件包括第一栅极结构和第二栅极结构沿着方向对准，第一金属层设置在所述第一栅极结构上方，第二金属层设置在所述第二栅极结构上方，和栅极隔离结构在所述第一栅极结构和所述第二栅极结构之间以及在所述第一金属层和所述第二金属层之间延伸。

公开(公告)号：CN113571517A

公开(公告)日：2021-10-29

申请号：CN202110789772.8

申请日：2021-07-13

申请人： 台湾积体电路制造股份有限公司

发明人： 游家权 ,  潘冠廷 ,  朱熙甯 ,  江国诚 ,  王志豪

IPC分类号： H01L27/088 ,  H01L27/092 ,  H01L21/8234 ,  H01L21/8238

摘要： 一种器件和方法，第一栅极结构环绕设置在衬底上方的沟道层，第二栅极结构环绕设置在衬底上方的另一个沟道层，以及介电鳍结构形成在浅沟槽隔离部件上方以及第一栅极结构和第二栅极结构之间。至少一个金属化层形成在第一栅极结构、介电鳍状结构和第二栅极结构上，并从第一栅极结构连续延伸至第二栅极结构。本发明的实施例还涉及多栅极器件及其形成方法。

公开(公告)号：CN111128891A

公开(公告)日：2020-05-08

申请号：CN201911044191.0

申请日：2019-10-30

申请人： 台湾积体电路制造股份有限公司

发明人： 邱士权 ,  张家豪 ,  游家权 ,  林天禄 ,  林佑明 ,  王志豪

IPC分类号： H01L21/8238 ,  H01L27/092

摘要： 一种半导体装置的制造方法，此方法包含在鳍上外延成长源极/漏极部件，在外延源极/漏极部件上方形成硅化物层，在硅化物层上形成晶种金属层，使用由下而上成长方法在晶种金属层上方形成接触金属层，以及在接触金属层上方沉积填充金属层。

公开(公告)号：CN111092053A

公开(公告)日：2020-05-01

申请号：CN201911005905.7

申请日：2019-10-22

申请人： 台湾积体电路制造股份有限公司

发明人： 黄麟淯 ,  游力蓁 ,  王圣璁 ,  游家权 ,  张家豪 ,  林天禄 ,  林佑明 ,  王志豪

IPC分类号： H01L21/8234 ,  H01L27/088 ,  H01L21/768

摘要： 根据本申请的实施例，提供了形成集成电路结构的方法，包括在晶体管的源极/漏极区域上方形成电连接至源极/漏极区域的第一源极/漏极接触插塞，形成与栅极堆叠件重叠的第一介电硬掩模，使第一源极/漏极接触插塞凹进以形成第一凹槽，在第一凹槽中形成第二介电硬掩模，使层间介电层凹进以形成第二凹槽，以及在第二凹槽中形成第三介电硬掩模。第三介电硬掩模接触第一介电硬掩模和第二介电硬掩模。本申请的实施例还提供了其他形成集成电路结构的方法以及集成电路结构。

公开(公告)号：CN113571517B

公开(公告)日：2024-11-15

申请号：CN202110789772.8

申请日：2021-07-13

申请人： 台湾积体电路制造股份有限公司

发明人： 游家权 ,  潘冠廷 ,  朱熙甯 ,  江国诚 ,  王志豪

IPC分类号： H01L27/088 ,  H01L27/092 ,  H01L21/8234 ,  H01L21/8238

摘要： 一种器件和方法，第一栅极结构环绕设置在衬底上方的沟道层，第二栅极结构环绕设置在衬底上方的另一个沟道层，以及介电鳍结构形成在浅沟槽隔离部件上方以及第一栅极结构和第二栅极结构之间。至少一个金属化层形成在第一栅极结构、介电鳍状结构和第二栅极结构上，并从第一栅极结构连续延伸至第二栅极结构。本发明的实施例还涉及多栅极器件及其形成方法。

公开(公告)号：CN116565008A

公开(公告)日：2023-08-08

申请号：CN202310245780.5

申请日：2023-03-15

申请人： 台湾积体电路制造股份有限公司

发明人： 游家权 ,  张家豪 ,  江国诚 ,  王志豪 ,  王圣璁 ,  谌俊元 ,  游力蓁 ,  黄麟淯 ,  苏焕杰

IPC分类号： H01L29/423 ,  H01L21/28 ,  H10B10/00

摘要： 器件包括栅电极和围绕栅电极的栅极电介质。栅电极围绕纳米结构。纳米结构包括堆叠的纳米片。栅极电介质由高k(HK)材料形成。HK材料在与相邻器件对准的方向上覆盖栅电极的侧壁。使HK材料的部分从侧壁凹进并且由具有小于HK材料的介电常数和大于HK材料的电隔离能力的介电材料再填充。利用介电材料替换栅电极的侧壁上方的HK材料增强了栅电极与相邻接触件之间的电隔离。因此，它可以减少集成电路(IC)的缩放晶体管中金属栅极(MG)接触件和金属至器件(MD)接触件之间的漏电。本申请的实施例还涉及半导体器件及其形成方法。

公开(公告)号：CN113555321A

公开(公告)日：2021-10-26

申请号：CN202110670598.5

申请日：2021-06-17

申请人： 台湾积体电路制造股份有限公司

发明人： 吴哲镇 ,  江国诚 ,  王志豪 ,  游家权 ,  庄礼阳

IPC分类号： H01L21/8238 ,  H01L27/092

摘要： 提供一种半导体结构的形成方法。可以通过在半导体板堆叠的中间部分周围形成介电栅极间隔物和牺牲栅极结构来提供全绕式栅极场效晶体管。可以在半导体板堆叠内的半导体板的端部上形成源极区和漏极区。牺牲栅极结构和其他牺牲材料部分可以用栅极介电层和栅极电极的组合取代。可以对介电栅极间隔物具有选择性地垂直凹蚀栅极介电层和栅极电极。第一非等向性蚀刻制程以约略相同的蚀刻速率凹蚀栅极电极和栅极介电层。随后可以使用具有更高选择性的第二非等向性蚀刻制程。使栅极介电层的突出剩余部分最小化以降低相邻晶体管之间的漏电流。