公开(公告)号：CN113808960B

公开(公告)日：2024-11-19

申请号：CN202110693215.6

申请日：2021-06-22

Applicant: 台湾积体电路制造股份有限公司

Inventor： 罗登元 ,  庄立朴 ,  潘信瑜

IPC: H01L21/50 ,  H01L21/56 ,  H01L25/16 ,  H01L23/16 ,  H01L23/31 ,  H01L23/367 ,  H10B80/00

Abstract: 提供了封装结构及其形成方法。一种方法包括在插件晶圆的第一面上形成第一电连接器和第二电连接器。使用第一电连接器，将集成电路管芯接合至插件晶圆的第一面。邻近集成电路管芯，将加强件结构连接至插件晶圆的第一面。在平面图中，加强件结构覆盖第二电连接器。用第一密封剂密封集成电路管芯和加强件结构。将插件晶圆和加强件结构单个化，以形成堆叠结构。本申请的实施例提供了集成电路封装件和方法。

公开(公告)号：CN113808960A

公开(公告)日：2021-12-17

申请号：CN202110693215.6

申请日：2021-06-22

Applicant: 台湾积体电路制造股份有限公司

Inventor： 罗登元 ,  庄立朴 ,  潘信瑜

IPC: H01L21/50 ,  H01L21/56 ,  H01L25/16 ,  H01L23/16 ,  H01L23/31 ,  H01L23/367

Abstract: 提供了封装结构及其形成方法。一种方法包括在插件晶圆的第一面上形成第一电连接器和第二电连接器。使用第一电连接器，将集成电路管芯接合至插件晶圆的第一面。邻近集成电路管芯，将加强件结构连接至插件晶圆的第一面。在平面图中，加强件结构覆盖第二电连接器。用第一密封剂密封集成电路管芯和加强件结构。将插件晶圆和加强件结构单个化，以形成堆叠结构。本申请的实施例提供了集成电路封装件和方法。

公开(公告)号：CN110660753A

公开(公告)日：2020-01-07

申请号：CN201910454554.1

申请日：2019-05-29

Applicant: 台湾积体电路制造股份有限公司

Inventor： 潘国龙 ,  郑淑蓉 ,  罗登元 ,  郭鸿毅 ,  张志鸿 ,  郭庭豪 ,  蔡豪益

IPC: H01L23/31 ,  H01L23/29 ,  H01L21/56 ,  H01L21/60

Abstract: 在实施例中，一种器件包括：第一再分布结构，包括第一介电层；管芯，粘附至第一再分布结构的第一侧；密封剂，横向密封管芯，密封剂通过第一共价键与第一介电层接合；穿过密封剂的通孔；第一导电连接器，电连接至第一再分布结构的第二侧，第一导电连接器的子集与密封剂和管芯的界面重叠。本发明实施例涉及半导体封装件和方法。

公开(公告)号：CN117174690A

公开(公告)日：2023-12-05

申请号：CN202310482967.7

申请日：2023-04-28

Applicant: 台湾积体电路制造股份有限公司

Inventor： 安兰·艾登 ,  林文益 ,  罗登元

IPC: H01L23/538 ,  H01L23/64 ,  H01L23/498 ,  H01L21/60 ,  H01L21/768

Abstract: 实施例半导体器件可以包括电互连层、电耦合到电互连层的接合焊盘、包括部分地覆盖接合焊盘表面的第一膜和部分地覆盖第一膜的第二膜的堆叠膜结构，在接合焊盘的部分表面上形成在第一膜中的第一孔，形成在第二膜中使得第二孔大于第一孔并且形成在第一孔上方使得第一孔完全位于第二孔的区域下方的第二孔，以及形成为与焊盘接触的焊料材料部。焊料材料部可以包括小于第二孔的尺寸的第一宽度，使得焊料材料部不接触第二膜。本申请的实施例还公开了一种形成半导体器件的接合结构的方法。

公开(公告)号：CN110660753B

公开(公告)日：2022-09-16

申请号：CN201910454554.1

申请日：2019-05-29

Applicant: 台湾积体电路制造股份有限公司

Inventor： 潘国龙 ,  郑淑蓉 ,  罗登元 ,  郭鸿毅 ,  张志鸿 ,  郭庭豪 ,  蔡豪益

IPC: H01L23/31 ,  H01L23/29 ,  H01L21/56 ,  H01L21/60

Abstract: 在实施例中，一种器件包括：第一再分布结构，包括第一介电层；管芯，粘附至第一再分布结构的第一侧；密封剂，横向密封管芯，密封剂通过第一共价键与第一介电层接合；穿过密封剂的通孔；第一导电连接器，电连接至第一再分布结构的第二侧，第一导电连接器的子集与密封剂和管芯的界面重叠。本发明实施例涉及半导体封装件和方法。

公开(公告)号：CN114725048A

公开(公告)日：2022-07-08

申请号：CN202110774616.4

申请日：2021-07-08

Applicant: 台湾积体电路制造股份有限公司

Inventor： 潘国龙 ,  赖昱嘉 ,  郭庭豪 ,  蔡豪益 ,  刘重希 ,  余振华 ,  邓博元 ,  罗登元 ,  张楙曮

IPC: H01L23/498 ,  H01L23/31 ,  H01L21/50 ,  H01L21/56

Abstract: 本公开实施例的一种芯片封装结构包括中介层结构，中介层结构含有封装侧重布线结构、中介层芯体总成及管芯侧重布线结构。中介层芯体总成包括至少一个硅衬底中介层，且所述至少一个硅衬底中介层中的每一者包括：相应的硅衬底；相应的一组硅穿孔(TSV)结构，在垂直方向上延伸穿过相应的硅衬底；相应的一组内连线级介电层，嵌置有相应的一组金属内连线结构；以及相应的一组金属结合结构，电连接到管芯侧重布线结构。芯片封装结构包括贴合到管芯侧重布线结构的至少两个半导体管芯以及在侧向上包围所述至少两个半导体管芯的环氧模塑化合物(EMC)多管芯框架。