公开(公告)号：CN101728273B

公开(公告)日：2012-07-04

申请号：CN200910134815.8

申请日：2009-04-09

申请人： 台湾积体电路制造股份有限公司

发明人： 洪正隆 ,  侯永田 ,  顾克强 ,  黄建豪

IPC分类号： H01L21/336 ,  H01L21/265 ,  H01L21/324 ,  H01L29/78 ,  H01L29/49

CPC分类号： H01L21/28088 ,  H01L21/265 ,  H01L21/268 ,  H01L21/32155 ,  H01L21/324 ,  H01L29/4966 ,  H01L29/513 ,  H01L29/517

摘要： 本发明提供一种PMOS元件及其制造方法，该方法包含在一半导体基材上形成一高介电常数介电层；在该介电常数介电层上形成一盖层；在该盖层上形成一金属层；该金属层上形成一半导体层；在该半导体层上进行注入工艺，其使用包含氟的杂质；图案化该高介电常数介电层、该盖层、该金属层及该半导体层，以形成一栅极结构。本发明可增强同时拥有NMOS和PMOS的半导体元件的性能和可靠度，可轻易的和现有的CMOS技术工艺和半导体设备做整合，使用该含氟杂质掺杂物的注入工艺和进行活化的退火工艺对于现有的半导体工艺来说合适且容易。

公开(公告)号：CN101667596A

公开(公告)日：2010-03-10

申请号：CN200910170507.0

申请日：2009-09-04

申请人： 台湾积体电路制造股份有限公司

发明人： 李达元 ,  黄建豪 ,  陈启群 ,  林纲正

IPC分类号： H01L29/78 ,  H01L27/092 ,  H01L29/423 ,  H01L21/336 ,  H01L21/8238 ,  H01L21/28

CPC分类号： H01L29/513 ,  H01L21/823828 ,  H01L29/4966 ,  H01L29/518

摘要： 本发明提供一种半导体元件及其制造方法，该半导体元件包括一半导体基底与形成于半导体基底上的一晶体管。此晶体管具有一栅极结构，包括：一界面层，位于半导体基底上；一高介电常数介电层，位于界面层上；一盖层，位于高介电常数介电层上；以及一多晶硅层，位于盖层上。上述盖层包括氧化硅、氮氧化硅、氮化硅、或前述的组合。本发明可改善临界电压与载流子移动率，可形成高介电常数栅极介电层，使用的材料更适合整合在现有的CMOS工艺，并可以避免高介电常数金属栅极技术的各种问题。

公开(公告)号：CN101728273A

公开(公告)日：2010-06-09

申请号：CN200910134815.8

申请日：2009-04-09

申请人： 台湾积体电路制造股份有限公司

发明人： 洪正隆 ,  侯永田 ,  顾克强 ,  黄建豪

IPC分类号： H01L21/336 ,  H01L21/265 ,  H01L21/324 ,  H01L29/78 ,  H01L29/49

CPC分类号： H01L21/28088 ,  H01L21/265 ,  H01L21/268 ,  H01L21/32155 ,  H01L21/324 ,  H01L29/4966 ,  H01L29/513 ,  H01L29/517

摘要： 本发明提供一种半导体元件及其制造方法，该方法包含在一半导体基材上形成一高介电常数介电层；在该介电常数介电层上形成一盖层；在该盖层上形成一金属层；该金属层上形成一半导体层；在该半导体层上进行注入工艺，其使用包含氟的杂质；图案化该高介电常数介电层、该盖层、该金属层及该半导体层，以形成一栅极结构。本发明可增强同时拥有NMOS和PMOS的半导体元件的性能和可靠度，可轻易的和现有的CMOS技术工艺和半导体设备做整合，使用该含氟杂质掺杂物的注入工艺和进行活化的退火工艺对于现有的半导体工艺来说合适且容易。

公开(公告)号：CN101728274A

公开(公告)日：2010-06-09

申请号：CN200910180623.0

申请日：2009-10-27

申请人： 台湾积体电路制造股份有限公司

发明人： 顾克强 ,  洪正隆 ,  王立廷 ,  陈建豪 ,  黄建豪 ,  林孟坚 ,  林育樟

IPC分类号： H01L21/336 ,  H01L21/28

CPC分类号： H01L21/28052 ,  H01L21/26506 ,  H01L21/26586 ,  H01L21/28506 ,  H01L29/1083 ,  H01L29/665 ,  H01L29/6659 ,  H01L29/7833

摘要： 本发明涉及通过共注入碳和氮降低多晶硅耗尽。一种形成半导体结构的方法，该方法包括：提供半导体衬底；在该半导体衬底上形成栅电介质层；在该栅电介质层上形成栅电极层；将碳和氮掺杂进该栅电极层；以及在掺杂碳和氮的步骤之后，图案化该栅电介质层和该栅电极层，以分别形成栅电介质和栅电极。

公开(公告)号：CN101667596B

公开(公告)日：2012-04-25

申请号：CN200910170507.0

申请日：2009-09-04

申请人： 台湾积体电路制造股份有限公司

发明人： 李达元 ,  黄建豪 ,  陈启群 ,  林纲正

IPC分类号： H01L29/78 ,  H01L27/092 ,  H01L29/423 ,  H01L21/336 ,  H01L21/8238 ,  H01L21/28

CPC分类号： H01L29/513 ,  H01L21/823828 ,  H01L29/4966 ,  H01L29/518

摘要： 本发明提供一种半导体元件及其制造方法，该半导体元件包括一半导体基底与形成于半导体基底上的一晶体管。此晶体管具有一栅极结构，包括：一界面层，位于半导体基底上；一高介电常数介电层，位于界面层上；一盖层，位于高介电常数介电层上；以及一多晶硅层，位于盖层上。上述盖层包括氧化硅、氮氧化硅、氮化硅、或前述的组合。本发明可改善临界电压与载流子移动率，可形成高介电常数栅极介电层，使用的材料更适合整合在现有的CMOS工艺，并可以避免高介电常数金属栅极技术的各种问题。