公开(公告)号：CN100375248C

公开(公告)日：2008-03-12

申请号：CN200410103761.6

申请日：2004-12-31

Applicant: 台湾积体电路制造股份有限公司

Inventor： 黎丽萍 ,  章勋明 ,  陈笔聪 ,  卢永诚

IPC: H01L21/31 ,  H01L21/469

CPC classification number: H01L21/02126 ,  H01L21/02203 ,  H01L21/02211 ,  H01L21/02274 ,  H01L21/02304 ,  H01L21/02362 ,  H01L21/31695 ,  H01L23/3192 ,  H01L23/53238 ,  H01L23/53295 ,  H01L2924/0002 ,  H01L2924/19041 ,  H01L2924/00

Abstract: 本发明提供一种异质低介电常数质材与其形成方法。该异质低介电常数质材包括主要层与次要层，其中主要层包括具有第一低介电常数的第一低介电常数材料，次要层包括具有第二低介电常数的第二低介电常数材料，次要层直接与主要层邻接，且第二低介电常数大于第一低介电常数0.1以上。本发明提供的异质低介电常数质材，可更有效控制金属材料与基底表面之间的寄生电容，并能提高对机械或热应力制程的抵挡，避免造成膜的分层、剥离与碎裂。

公开(公告)号：CN1716546B

公开(公告)日：2012-01-04

申请号：CN200510080146.2

申请日：2005-06-30

Applicant: 台湾积体电路制造股份有限公司

Inventor： 黎丽萍 ,  章勋明

IPC: H01L21/31 ,  H01L21/82

CPC classification number: H01L21/02271 ,  H01L21/02126 ,  H01L21/0234 ,  H01L21/3122 ,  H01L21/76801 ,  H01L21/76822 ,  H01L21/76825 ,  H01L21/76826 ,  H01L23/53295 ,  H01L2924/0002 ,  H01L2924/00

Abstract: 本发明提供一种介电层及集成电路，所述介电层包括：一顶部部分；以及一底部部分，其中上述介电层具有由顶部部分往底部部分大体均匀地变化的密度。本发明所述介电层、其形成方法与具有此介电层的集成电路，可允许调整金属层间介电层的密度特性以改善其步阶覆盖表现，并同时允许调整残余的金属层间介电层以改善其电性/介电常数特性。

公开(公告)号：CN1610075A

公开(公告)日：2005-04-27

申请号：CN200410046205.X

申请日：2004-05-31

Applicant: 台湾积体电路制造股份有限公司

Inventor： 章勋明 ,  柯忠祁 ,  包天一 ,  黎丽萍 ,  刘埃森

IPC: H01L21/31 ,  H01L21/3105 ,  H01L21/768

CPC classification number: H01L21/76835 ,  H01L21/02126 ,  H01L21/022 ,  H01L21/02271 ,  H01L21/0234 ,  H01L21/31633 ,  H01L21/76801 ,  H01L21/76807 ,  H01L21/76826 ,  H01L21/76829

Abstract: 本发明提供一种形成半导体装置的方法，首先，提供一半导体基底，于半导体基底上形成一化学气相沉积的低介电常数介电层；然后，以氢气对化学气相沉积的低介电常数介电层表面进行处理以形成一改质表层。

公开(公告)号：CN1464536A

公开(公告)日：2003-12-31

申请号：CN02124343.3

申请日：2002-06-19

Applicant: 台湾积体电路制造股份有限公司

Inventor： 包天一 ,  柯忠祁 ,  黎丽萍 ,  章勋明

IPC: H01L21/31 ,  H01L21/3105 ,  H01L21/285

Abstract: 本发明涉及一种形成低介电常数材料的方法，首先，提供一半导体基底，半导体基底形成有若干半导体元件，并将半导基底置于一反应室；接着，提供一硅氧气体、碳氢气体及含氧气体的混合气体于反应室中以形成一低介电常数材料层，然后，对低介电常数材料层进行电浆硬化处理。本发明能够降低金属内连线的寄生电容及改善RC延迟现象，有效提升元件的传输速率，并降低应力(stress)与耐冲击特性，进而防止多层介电材料堆叠产生的龟裂。

公开(公告)号：CN100403513C

公开(公告)日：2008-07-16

申请号：CN200510023088.X

申请日：2005-12-26

Applicant: 台湾积体电路制造股份有限公司

Inventor： 黎丽萍 ,  卢永诚 ,  邱文智 ,  林志贤

IPC: H01L21/768 ,  H01L21/66

CPC classification number: H01L22/10 ,  G01R31/2831 ,  H01L21/76838 ,  H01L21/7684 ,  H01L2924/0002 ,  H01L2924/00

Abstract: 本发明是有关于一种形成多层半导体元件的方法，可消除于晶片验收测试后所产生的导电性突起物，此方法包括形成一第一导电内连线层、进行一晶片验收测试工艺以及在此导电内连线层上进行一化学机械研磨工艺。

公开(公告)号：CN1841673A

公开(公告)日：2006-10-04

申请号：CN200610057344.1

申请日：2006-03-10

Applicant: 台湾积体电路制造股份有限公司

Inventor： 黎丽萍 ,  张宗生 ,  郭伟毅 ,  李宗宪 ,  蔡俊琳 ,  吴斯安 ,  李音频

IPC: H01L21/3105 ,  H01L21/311 ,  H01L21/768

CPC classification number: H01L21/0276 ,  H01L21/31116 ,  H01L21/31138 ,  H01L21/31144 ,  H01L21/76802 ,  H01L21/76825 ,  H01L21/76826 ,  H01L21/76828

Abstract: 本发明提供一种在半导体元件中蚀刻介电材料的方法。提供一导电区域之后，形成一介电层于导电区域之上；再形成一抗反射层于介电层上；执行去除湿气步骤以去除该抗反射层以及该介电层与该抗反射层间的界面区域的湿气；转换一光罩图案至该抗反射层与该介电层中。本发明提供的在半导体元件中蚀刻介电材料的方法，通过在覆盖光刻胶前执行去除湿气步骤，可以一致且完全地蚀刻介层洞。

公开(公告)号：CN1225773C

公开(公告)日：2005-11-02

申请号：CN02145828.6

申请日：2002-10-14

Applicant: 台湾积体电路制造股份有限公司

Inventor： 黎丽萍 ,  包天一 ,  章勋明

IPC: H01L21/3105 ,  H01L21/768

Abstract: 本发明涉及一种低介电常数材料的表面处理方法，包括下列步骤：沉积一低介电常数材料于一半导体基底上而形成一介电层；以及施行一氢气的电浆处理程序，以降低介电层的介电常数。

公开(公告)号：CN1204605C

公开(公告)日：2005-06-01

申请号：CN02124343.3

申请日：2002-06-19

Applicant: 台湾积体电路制造股份有限公司

Inventor： 包天一 ,  柯忠祁 ,  黎丽萍 ,  章勋明

IPC: H01L21/31 ,  H01L21/3105

Abstract: 本发明涉及一种形成低介电常数材料的方法，首先，提供一半导体基底，半导体基底形成有若干半导体元件，并将半导基底置于一化学气相沉积反应室；接着，提供一硅氧气体、碳氢气体及含氧气体的混合气体于反应室中以形成一掺杂碳和氢的二氧化硅层，然后，对该掺杂碳和氢的二氧化硅层进行等离子硬化处理。本发明能够降低金属内连线的寄生电容及改善RC延迟现象，有效提升元件的传输速率，并降低应力(stress)与耐冲击特性，进而防止多层介电材料堆叠产生的龟裂。

公开(公告)号：CN1485896A

公开(公告)日：2004-03-31

申请号：CN02144078.6

申请日：2002-09-29

Applicant: 台湾积体电路制造股份有限公司

Inventor： 包天一 ,  黎丽萍 ,  章勋明

IPC: H01L21/768

Abstract: 本发明揭示一种金属内连线的制造方法，适用于一半导体基底，其表面上包含有一低介电常数介电层，此方法包括下列步骤：在该低介电常数介电层表面施行一沉积程序，以形成一无氮抗反射层，其中上述沉积程序是以含硅与含氧气体，加上氢气的混合气体作为反应气体；以一光阻层图案作为掩膜蚀刻该无氮抗反射层；以及以该光阻层及该无氮抗反射层图案作为掩膜蚀刻该低介电常数介电层，其中在上述处理同时或之后加上一氢气的电浆处理程序，以得到一介层窗或沟槽。

公开(公告)号：CN100444327C

公开(公告)日：2008-12-17

申请号：CN200610057344.1

申请日：2006-03-10

Applicant: 台湾积体电路制造股份有限公司

Inventor： 黎丽萍 ,  张宗生 ,  郭伟毅 ,  李宗宪 ,  蔡俊琳 ,  吴斯安 ,  李音频

IPC: H01L21/3105 ,  H01L21/311 ,  H01L21/768

CPC classification number: H01L21/0276 ,  H01L21/31116 ,  H01L21/31138 ,  H01L21/31144 ,  H01L21/76802 ,  H01L21/76825 ,  H01L21/76826 ,  H01L21/76828

Abstract: 本发明提供一种在半导体元件中蚀刻介电材料的方法。提供一导电区域之后，形成一介电层于导电区域之上；再形成一抗反射层于介电层上；执行去除湿气步骤以去除该抗反射层以及该介电层与该抗反射层间的界面区域的湿气；转换一掩膜图案至该抗反射层与该介电层中。本发明提供的在半导体元件中蚀刻介电材料的方法，通过在覆盖光刻胶前执行去除湿气步骤，可以一致且完全地蚀刻介层洞。