-
公开(公告)号：CN112526463A
公开(公告)日：2021-03-19
申请号：CN202110174166.5
申请日：2021-02-07
申请人： 四川赛狄信息技术股份公司
IPC分类号： G01S7/38
摘要： 本发明公开了一种基带处理模块，第一处理器接收第一雷达照射信号，并将第一雷达照射信号发送至FIFO；第二处理器读取第一雷达照射信号；第一处理器生成第一欺骗位置数据；第二处理器根据第一雷达照射信号和对应于第一雷达照射信号的第一欺骗位置数据生成第一欺骗信号，并将第一欺骗信号发送至第一处理器；第一处理器将第一欺骗信号与第一雷达照射信号进行调制后进行发送。本发明还公开了一种基带处理方法。本发明一种基带处理模块及处理方法，通过设置上述模块，节省了生成最终欺骗信号的时间，降低了欺骗干扰被识破的几率，并且架构简单，有利于机载设备的应用。
-
公开(公告)号：CN118154457B
公开(公告)日：2024-07-09
申请号：CN202410565964.4
申请日：2024-05-09
申请人： 四川赛狄信息技术股份公司
摘要： 本发明公开了一种流水线卷积滤波系统，涉及卷积滤波技术领域，通过数据信号延长、流水线处理以及卷积滤波等技术方案，实现了较高的可配置化程度，解决了现有FPGA卷积滤波的核心大小和数据宽度无法改变的技术问题，当需要重新换一个卷积大小或者改一下数据宽度时，只需要把参数重新配置一下，然后生成即可，做到了根据参数定制卷积核大小、数据宽度以及图像分辨率。
-
公开(公告)号：CN113438435B
公开(公告)日：2022-05-24
申请号：CN202110718246.2
申请日：2021-06-28
申请人： 四川赛狄信息技术股份公司
摘要： 本发明公开了一种实时视频图像采集处理系统，涉及信息采集处理系统，解决了视频图像的播放过程产生回抖或非均匀延时的问题。本发明包括光电传感器模块、采样处理模块和显示模块，加法器接入DAC的输出端与第一级ADC的输入端，加法器后接入第二级ADC，加法器用于将第一级ADC的输入信号与DAC残差电压放大输出的信号进行相减，第二级ADC用于将加法器的输出信号进行数字输出为低位数字信号。本发明降低了视频图像回抖与非均匀延时的频次，本发明自动处理光电传感器的模拟数据，提高显示屏的成像效果，提升视频或图像的播放质量与播放舒适度。
-
公开(公告)号：CN117724920B
公开(公告)日：2024-04-26
申请号：CN202410171486.9
申请日：2024-02-07
申请人： 四川赛狄信息技术股份公司
IPC分类号： G06F11/22
摘要： 本发明公开了一种嵌入式设备的测试方法、装置、上位机及介质，涉及嵌入式设备调测领域，其技术方案要点是：获取嵌入式设备通过通信协议开放出来的多个目标操作接口，其中多个目标操作接口是基于结构体数组对嵌入式设备搭载的多个处理器各自的硬件资源和通信接口进行封装得到的；打开目标操作接口，获取目标操作接口的接口句柄；根据接口句柄对目标操作接口执行参数设置、擦除、写入和读出的操作，完成对嵌入式设备的软件更新和/或设备测试；根据接口句柄关闭目标操作接口，并在上位机的图形界面展示对嵌入式设备的软件更新和/或设备测试的操作结果。本发明提高了嵌入式设备的测试效率、灵活性、可扩展性和通用性。
-
公开(公告)号：CN113437985A
公开(公告)日：2021-09-24
申请号：CN202110718487.7
申请日：2021-06-28
申请人： 四川赛狄信息技术股份公司
IPC分类号： H04B1/16 , G01S7/292 , G01S7/32 , H04N5/44 , H04N21/426
摘要： 本发明公开了一种L波段机载接收机，涉及雷达接收机，解决了接收机在L波段下的弊端。本发明包括接入本振输入信号和射频输入信号的接收机，接收机包括接收变频通道和视频处理器；所述接收变频通道接入射频输入信号输出变频后的射频输入信号，变频至中频的射频输入信号经检波得到视频信号，视频处理器接入视频信号AD采样，视频处理器还用于AGC控制和通道频率控制接收变频通道；视频处理器输出数字信号至FPGA处理。本发明采用数字化、模块化设计，更便于监测信号数据通道与自动化处理，便于载入机载雷达的数据诊断与数据分析系统，对各个环节均进行数字化控制和系统监测，方便管理和数据分析，完成与外部中央处理器的信息交互。
-
公开(公告)号：CN118154457A
公开(公告)日：2024-06-07
申请号：CN202410565964.4
申请日：2024-05-09
申请人： 四川赛狄信息技术股份公司
摘要： 本发明公开了一种流水线卷积滤波系统，涉及卷积滤波技术领域，通过数据信号延长、流水线处理以及卷积滤波等技术方案，实现了较高的可配置化程度，解决了现有FPGA卷积滤波的核心大小和数据宽度无法改变的技术问题，当需要重新换一个卷积大小或者改一下数据宽度时，只需要把参数重新配置一下，然后生成即可，做到了根据参数定制卷积核大小、数据宽度以及图像分辨率。
-
公开(公告)号：CN117762343A
公开(公告)日：2024-03-26
申请号：CN202311828146.0
申请日：2023-12-28
申请人： 四川赛狄信息技术股份公司
IPC分类号： G06F3/06
摘要： 本发明公开了基于ZYNQ平台的外挂SATA盘数据处理方法及系统；涉及大数据处理技术领域,基于ZYNQ平台实现在外挂SATA盘中对大数据的存储和卸载，通过ZYNQ平台内部的软件PS端与逻辑PL端之间的交互实现外挂SATA盘存储或卸载大数据过程的控制，通过软件PS端从功能指令中解析出相应的功能命令、占用属性参数和操作数据，根据占用属性参数实时配置外挂SATA盘的属性参数，通过对外挂SATA盘属性参数的配置，使操作数据被动的实时调整存储或卸载方式，可以按需求设置占用属性参数，便于更改存储文件、卸载文件的大小，后续使用更加灵活。
-
公开(公告)号：CN117724920A
公开(公告)日：2024-03-19
申请号：CN202410171486.9
申请日：2024-02-07
申请人： 四川赛狄信息技术股份公司
IPC分类号： G06F11/22
摘要： 本发明公开了一种嵌入式设备的测试方法、装置、上位机及介质，涉及嵌入式设备调测领域，其技术方案要点是：获取嵌入式设备通过通信协议开放出来的多个目标操作接口，其中多个目标操作接口是基于结构体数组对嵌入式设备搭载的多个处理器各自的硬件资源和通信接口进行封装得到的；打开目标操作接口，获取目标操作接口的接口句柄；根据接口句柄对目标操作接口执行参数设置、擦除、写入和读出的操作，完成对嵌入式设备的软件更新和/或设备测试；根据接口句柄关闭目标操作接口，并在上位机的图形界面展示对嵌入式设备的软件更新和/或设备测试的操作结果。本发明提高了嵌入式设备的测试效率、灵活性、可扩展性和通用性。
-
公开(公告)号：CN114578743A
公开(公告)日：2022-06-03
申请号：CN202210483163.4
申请日：2022-05-06
申请人： 四川赛狄信息技术股份公司
IPC分类号： G05B19/042 , H03M1/12
摘要： 本发明公开了本发明的技术方案为基于FPGA的舰载多路信号采集同步控制系统，M个ADC芯片，用于进行模数转换处理；FPGA，用于将多个模数转换处理后的数字中频回波信号组织为光模块所需格式数据，并同步向光模块发送；M个ADC芯片，用于依据“同步用秒脉冲信号”对模数转换处理后的数字中频回波信号进行同步输出，完成第一次同步；FPGA，用于观测ADC芯片的快速检测输出引脚的状态波形中的多帧时钟信号波形、若多帧时钟信号波形存在延时，则等待该ADC芯片输出周期完成后，再一起发送处理后的光模块所需格式数据至光模块，完成第二次同步。ADC作为第一级硬件进行输出同步，FPGA作为第二级硬件进行输出同步。
-
公开(公告)号：CN113438435A
公开(公告)日：2021-09-24
申请号：CN202110718246.2
申请日：2021-06-28
申请人： 四川赛狄信息技术股份公司
摘要： 本发明公开了一种实时视频图像采集处理系统，涉及信息采集处理系统，解决了视频图像的播放过程产生回抖或非均匀延时的问题。本发明包括光电传感器模块、采样处理模块和显示模块，加法器接入DAC的输出端与第一级ADC的输入端，加法器后接入第二级ADC，加法器用于将第一级ADC的输入信号与DAC残差电压放大输出的信号进行相减，第二级ADC用于将加法器的输出信号进行数字输出为低位数字信号。本发明降低了视频图像回抖与非均匀延时的频次，本发明自动处理光电传感器的模拟数据，提高显示屏的成像效果，提升视频或图像的播放质量与播放舒适度。
-
-
-
-
-
-
-
-
-
搜索结果
14 条记录 (耗时 0.037 秒)