公开(公告)号：CN105141475B

公开(公告)日：2018-04-13

申请号：CN201510507898.6

申请日：2015-08-18

申请人： 电子科技大学 ,  国网四川省电力公司电力科学研究院

发明人： 黄琦 ,  姜振超 ,  刘明忠 ,  井实 ,  李坚 ,  吴杰 ,  腾云龙 ,  杨勇波 ,  陈云 ,  朱超 ,  任曼曼 ,  江晨颖 ,  黄卿 ,  苏根 ,  周瑜 ,  姚亮 ,  何宇航 ,  尹文 ,  石俊 ,  连利波

IPC分类号： H04L12/26 ,  H04L29/08

摘要： 本发明公开了一种智能变电站站控层设备辅助调试系统，通过用户交互模块，给闭环核对模块下达调试命令。自动化调试模块控制MMS模拟发送模块对站控层设备进行模拟报文输入，同时，控制站控层设备输出报文接收模块中的101/104主站模拟模块、告警直传模块获取站控层设备的输出报文；调用异常处理模块核对站控层设备的输入输出报文是否匹配，并生成报告并返回到自动化调试模块，最后通过用户交互模块显示，从而完成一条任务的核对。本发明可以快速、自动化地初步检测智能电站站控层设备是否配置正确并提前进行修改，使得工作人员只需进行1到2次物理性实验就可完成调试工作，从而可以大大减少传统调试工作的工作量，减轻了调试人员的工作负担。

公开(公告)号：CN205427173U

公开(公告)日：2016-08-03

申请号：CN201620051892.2

申请日：2016-01-19

申请人： 国网四川省电力公司电力科学研究院 ,  电子科技大学

发明人： 黄琦 ,  井实 ,  甄威 ,  周瑜 ,  吴杰 ,  苏根

IPC分类号： G01R35/02

摘要： 本实用新型公开了一种面向电子式互感器测试的大电压宽频带放大器，主要包括放大器模块和调零模块；在放大器模块中包括输入级模块、中间放大级模块、输出级模块、增益反馈模块。为保证放大器具有宽频带的要求，在输入级模块和中间放大级模块间采用折叠式渥尔曼电路来抵消输入级模块的密勒效应；在中间放大级模块和输出级模块里又分别采用差分式Cob自抵消电路组和A级互补Cob自抵消电路来消除Cob对频率特性的影响。为保证放大器具有大电压的要求，输出级模块选取2SA1209和2SC2911互补大电压高频对管，其VCBO为±180V、VCEO为±160V、VEBO为±5V、fT为150MHz、Cob为3pF；为保证放大器低温漂特性在输入级模块的差分电流源上使用对管upa63h和2SA1349。

公开(公告)号：CN117766568A

公开(公告)日：2024-03-26

申请号：CN202410084935.6

申请日：2024-01-19

申请人： 西安电子科技大学芜湖研究院 ,  西安电子科技大学

发明人： 周瑜 ,  程琳 ,  韩超 ,  汤晓燕 ,  宋庆文 ,  袁昊 ,  杜丰羽 ,  张玉明

IPC分类号： H01L29/06 ,  H01L29/861 ,  H01L21/329

摘要： 本发明涉及一种沟槽二极管雪崩整形器件及其制备方法，N+型衬底层具有斜角侧壁,N‑型外延层的侧壁位于斜角侧壁的延长线上；沟槽区设置于N‑型外延层的上表面下方，沟槽区内间隔设置有若干个沟槽；P+型离子注入区从N‑型外延层的上表面延伸至内部，包括：沟槽注入区和位于沟槽注入区两侧的弧面注入区；沟槽注入区位于沟槽区下方，在沟槽注入区内与沟槽一一对应设置有凸点。本发明通过在P+型离子注入区内设置沟槽注入区并与两侧的弧面注入区相结合，再结合斜角终端特征，弧面注入区与斜角终端形成等效的正斜角结构，缓解了电场集中。若干个凸点进行分压抑制了冶金结拐点位置处的电场集中效应，将电场集中引入体内，利用多点电场集中“准均匀”触发器件。

公开(公告)号：CN118231479A

公开(公告)日：2024-06-21

申请号：CN202410250075.9

申请日：2024-03-05

申请人： 西安电子科技大学芜湖研究院 ,  西安电子科技大学

发明人： 韩超 ,  黄雨 ,  白博仪 ,  汤晓燕 ,  周瑜 ,  张玉明

IPC分类号： H01L29/861 ,  H01L29/66 ,  H01L29/417 ,  H01L29/08

摘要： 本发明涉及一种沟槽型SiC‑TVS器件及其制备方法，该器件包括：SiC衬底层；SiC外延层，SiC外延层包括第一基区和若干发射区，第一基区设置于SiC衬底层上，若干发射区间隔设置在所述第一基区上；第一电极，第一电极包括若干发射极和若干基极，每个发射区上设置一发射极，相邻两个发射区之间的第一基区上设置一基极，其中，所有发射极与所有基极短接；第二电极，设置在SiC衬底层的下表面。本发明的器件可以有效地降低正偏P/N结在基区一侧由于少子注入引起的少子堆积，大幅提高了器件的钳位响应速度，使得响应时间达到纳秒级。

公开(公告)号：CN117766567A

公开(公告)日：2024-03-26

申请号：CN202410084890.2

申请日：2024-01-19

申请人： 西安电子科技大学芜湖研究院 ,  西安电子科技大学

发明人： 周瑜 ,  程琳 ,  韩超 ,  汤晓燕 ,  宋庆文 ,  袁昊 ,  杜丰羽 ,  张玉明

IPC分类号： H01L29/06 ,  H01L29/861 ,  H01L21/329

摘要： 本发明涉及一种可控型二极管雪崩整型器及其制备方法，雪崩整型器包括：衬底层、N‑外延层、P+外延层、N+区、阴极、第一阳极、第二阳极和氧化层，其中，N+区由P+外延层的部分上表面延伸至P+外延层的内部；第一阳极位于P+外延层上；第二阳极位于N+区上；氧化层位于P+外延层和N+区交界处的上表面，且两端分别与第一阳极、第二阳极接触。通过第二阳极在N+区施加电压，大量电子在衬底层和N+区电势差的作用下，进入P+外延层和N‑外延层之间的P+/N‑结或耗尽层中，为器件发生延迟雪崩提供初始载流子，使得器件发生延迟雪崩，实现器件的可控效果，拓宽了器件的应用场景，提高了器件的性能发挥程度。

公开(公告)号：CN116310306A

公开(公告)日：2023-06-23

申请号：CN202211593646.6

申请日：2022-12-13

申请人： 杭州电子科技大学温州研究院有限公司 ,  浙江丰图电力有限公司 ,  杭州电子科技大学

发明人： 郑梁 ,  周瑜 ,  郑晓隆 ,  谢强强

IPC分类号： G06V10/26 ,  G06V10/82 ,  G06N3/045 ,  G06N3/0464 ,  G06N3/094

摘要： 本发明提供了一种X光重叠物体的分离提取方法，包括以下步骤：步骤S1：基于深度学习训练得到一个分离提取模型；步骤S2：获取X光重叠物体图像，并将其输入步骤S1训练得到的分离提取模型输出分离后的物体信息；其中，使用VIT结构替代传统图像生成器中的CNN结构，能更好地使网络将注意力放在重叠图像中的单独物体上，另一方面能够更多的关注重叠图像的长距离信息。本发明方法将Mask R‑CNN与基于VIT的生成器组合，得到一个可以端到端分离重叠物体X射线图像的网络，并达到较好的效果。

公开(公告)号：CN118553794B

公开(公告)日：2024-10-11

申请号：CN202411020660.6

申请日：2024-07-29

申请人： 西安电子科技大学

发明人： 汤晓燕 ,  张一博 ,  宋庆文 ,  袁昊 ,  杜丰羽 ,  周瑜 ,  张玉明

IPC分类号： H01L29/78 ,  H01L29/06 ,  H01L21/336

摘要： 本发明涉及一种方形双不对称元胞结构UMOSFET及制备方法，该UMOSFET包括：SiC衬底；外延N‑漂移区设置在SiC衬底的上表面；P阱区设置在外延N‑漂移区的上表面；N+区设置在P阱区的上表面；P+阱区从N+区的上表面向下延伸贯穿N+区和P阱区，P+阱区对N+区和P阱区形成包围结构；沟槽栅结构包括沟槽以及设置沟槽内的栅极部分，沟槽在N+区的相邻两侧面与P+阱区的相接位置从上表面向下延伸；源极设置在N+区和P+阱区的上表面；漏极设置在SiC衬底的下表面。本发明能够有效地降低器件的比导通电阻，同时没有增加额外的芯片面积。

公开(公告)号：CN118571948A

公开(公告)日：2024-08-30

申请号：CN202411056005.6

申请日：2024-08-02

申请人： 西安电子科技大学

发明人： 汤晓燕 ,  张一博 ,  袁昊 ,  宋庆文 ,  杜丰羽 ,  周瑜 ,  张玉明

IPC分类号： H01L29/78 ,  H01L29/06 ,  H01L21/336

摘要： 本发明公开了一种具有高抗短路能力的VDMOSFET及制备方法，属于半导体技术领域，该VDMOSFET由若干方形不对称半元胞结构组成，相邻方形不对称半元胞结构包括：衬底层；N‑外延层；第一、第二PWELL；第一、第二P+源区；第一、第二N+源区；第一、第二栅电极；第一、第二源电极；漏电极；其中，从俯视方向看：以第一N+源区的中心为对称轴，包括第一N+源区、第一PWELL和第一P+源区的半元胞结构上下、左右均为不对称；以第二N+源区的中心为对称轴，包括第二N+源区、第二PWELL和第二P+源区的半元胞结构上下、左右均为不对称。本发明通过改变器件的结构可以提升器件的短路能力、降低器件的比导通电阻。

公开(公告)号：CN117613105B

公开(公告)日：2024-05-14

申请号：CN202410085895.7

申请日：2024-01-22

申请人： 西安电子科技大学

发明人： 宋庆文 ,  李靖域 ,  汤晓燕 ,  袁昊 ,  周瑜 ,  刘科宇

IPC分类号： H01L29/872 ,  H01L29/06 ,  H01L21/329

摘要： 本发明提供了一种改善开关特性的碳化硅浮动结的二极管及其制备方法，在二极管内部通过引入过渡区P沟道，增大少数载流子的抽取速度，降低耗尽区消失时间，降低过充电压，解决关断后再开启时的开启速度问题，使实现高频高耐压的碳化硅浮动结二极管成为可能，可以大大扩宽碳化硅浮动结器件在功率半导体器件领域的应用范围。除此之外，由于P沟道存在源区过渡区，对掺杂浓度准确性要求降低且要求的沟道数量更少，因此可以降低对器件静态性能的影响以及器件制备的工艺要求。

公开(公告)号：CN114864388A

公开(公告)日：2022-08-05

申请号：CN202210422245.8

申请日：2022-04-21

申请人： 西安电子科技大学

发明人： 何艳静 ,  周瑜 ,  汤晓燕 ,  袁昊 ,  张玉明 ,  宋庆文 ,  刘延聪 ,  许允亮

IPC分类号： H01L21/205 ,  H01L21/265 ,  H01L29/06

摘要： 本发明公开了一种基于外延生长工艺的环绕N+区浮结功率器件及其制备方法，该方法包括：提供N++衬底；在衬底的一侧表面生长第一N‑外延层；在第一N‑外延层的上表面生长外延结构，外延结构包括至少一层第二N‑外延层和至少一层N+掺杂区，第二N‑外延层包括下部N‑外延层和上部N‑外延层，N+掺杂区包括下部N+掺杂区和上部N+掺杂区，下部N‑外延层包括多个第一P+浮结，下部N+掺杂区包括多个第二P+浮结；在外延结构的上表面生长第三N‑外延层；在第三N‑外延层的上表面制作第一电极，并在衬底下表面制作第二电极。由于N+掺杂区的掺杂浓度高于漂移区的掺杂浓度，因此电导率高、对载流子阻挡能力低，减小了P型结构之间的JFET区域电阻，提升整个功率器件的通流能力。