-
公开(公告)号：CN113875022B
公开(公告)日：2024-05-14
申请号：CN201980096774.X
申请日：2019-06-04
Applicant: 堺显示器制品株式会社
Inventor： 大田裕之
IPC: H01L29/786
Abstract: 薄膜晶体管(101)具有：活性层(7)，被基板(1)支承，且包括第一区域(7S)、第二区域(7D)和位于第一区域与第二区域之间的沟道区域(7C)；栅电极(11)，其以隔着栅极绝缘层(9)与活性层(7)的至少沟道区域重叠的方式配置；源电极(15s)，其与第一区域(7S)电连接；以及漏电极(15d)，其与第二区域(7D)电连接，活性层(7)的至少沟道区域(7C)具有层叠构造，该层叠构造含：配置在下部氧化物半导体层(71)上且实质上不含氧的第一金属层(m1)以及配置在第一金属层(m1)上的上部氧化物半导体层(72)，第一金属层(m1)的厚度小于下部氧化物半导体层(71)或上部氧化物半导体层(72)的厚度。
-
公开(公告)号：CN113875022A
公开(公告)日：2021-12-31
申请号：CN201980096774.X
申请日：2019-06-04
Applicant: 堺显示器制品株式会社
Inventor： 大田裕之
IPC: H01L29/786
Abstract: 薄膜晶体管(101)具有：活性层(7)，被基板(1)支承，且包括第一区域(7S)、第二区域(7D)和位于第一区域与第二区域之间的沟道区域(7C)；栅电极(11)，其以隔着栅极绝缘层(9)与活性层(7)的至少沟道区域重叠的方式配置；源电极(15s)，其与第一区域(7S)电连接；以及漏电极(15d)，其与第二区域(7D)电连接，活性层(7)的至少沟道区域(7C)具有层叠构造，该层叠构造含：配置在下部氧化物半导体层(71)上且实质上不含氧的第一金属层(m1)以及配置在第一金属层(m1)上的上部氧化物半导体层(72)，第一金属层(m1)的厚度小于下部氧化物半导体层(71)或上部氧化物半导体层(72)的厚度。
-
公开(公告)号：CN113345966A
公开(公告)日：2021-09-03
申请号：CN202110182022.4
申请日：2021-02-09
Applicant: 堺显示器制品株式会社
IPC: H01L29/786 , H01L21/336
Abstract: 本发明的薄膜晶体管包括：主体层，其为在栅极电极上隔着栅极绝缘膜形成的半导体层，且在栅极电极的上方包含：第一区域、第二区域以及位于第一区域以及第二区域之间的沟道区域；沟道阻挡物，其形成在沟道区域上；源极电极，其经由第一接触层与第一区域电连接；以及漏极电极，其经由第二接触层与第二区域电连接。第一接触层以及第二接触层分别包含第一非晶硅层，该第一非晶硅层与源极电极或漏极电极直接接触且包含有杂质，第一区域以及第二区域的各自的厚度小于沟道区域的厚度，第一区域以及第二区域包含有第二非晶硅层，该第二非晶硅层以比第一非晶硅层低的杂质浓度包含有杂质。结果，当抑制光激励电流地制成显示装置时，可以提高开口率。
-
公开(公告)号：CN112071915A
公开(公告)日：2020-12-11
申请号：CN202010224348.4
申请日：2020-03-26
Applicant: 堺显示器制品株式会社
Inventor： 大田裕之
IPC: H01L29/786 , H01L29/06 , H01L29/423 , H01L21/34 , H01L27/12 , H01L27/15 , H01L27/32
Abstract: 本发明的薄膜晶体管的上部绝缘层包含：第一边缘区域，其位于栅极电极的第一侧面部的附近，且其距氧化物半导体层的上表面的高度小于栅极电极的上表面的高度；以及第二边缘区域，其位于栅极电极的第二侧面部的附近，且其距氧化物半导体层的上表面的高度小于栅极电极的上表面的高度，上部绝缘层具有多孔质绝缘体层，多孔质绝缘体层包含有配置于第一边缘区域的第一部分和配置于第二边缘区域的第二部分，多孔质绝缘体层的第一部分与氧化物半导体层的第一区域的至少一部分接触，多孔质绝缘体层的第二部分与氧化物半导体层的第二区域的至少一部分接触。
-
公开(公告)号：CN112838127A
公开(公告)日：2021-05-25
申请号：CN202011135257.X
申请日：2020-10-21
Applicant: 堺显示器制品株式会社
Inventor： 大田裕之
IPC: H01L29/786 , H01L29/49 , H01L27/12 , H01L21/336
Abstract: 公开一种薄膜晶体管、图像显示面板以及薄膜晶体管的制造方法，一实施方式的薄膜晶体管包括：栅极；半导体层，其使用非晶硅形成，且包括在俯视观察时与栅极重叠的区域；栅极绝缘膜，其介于栅极与半导体层之间；以及源极和漏极，其以具有预定间隔且彼此相对的方式配置，栅极包括第一层及第二层，第一层具有第一功函数，第二层具有第二功函数并介于第一层与栅极绝缘膜之间，半导体层包括本征区域及低浓度杂质区域，本征区域由非掺杂的非晶硅构成，低浓度杂质区域以规定的低浓度包含杂质并与栅极绝缘膜分开地形成，当杂质为n型杂质时，第二功函数比第一功函数小，当杂质为p型杂质时，第二功函数比第一功函数大。
-
Patent Agency Ranking
公开(公告)号：CN112740420A
公开(公告)日：2021-04-30
申请号：CN201880096405.6
申请日：2018-08-08
Applicant: 堺显示器制品株式会社
IPC: H01L29/786
Abstract: 薄膜晶体管(101)具有栅极(2)；半导体层(4)，在栅极上隔着栅极绝缘层(3)配置；源极(8s)，在半导体层(4)的一部分上隔着第一接触层(Cs)配置；漏极(8d)，在另一部分上隔着第二接触层(Cd)配置,第一和第二接触层具有包含第一非晶硅层和N个(N为1以上的整数)双层结构S(n)(n为1以上且N以下的整数)的层叠结构，所述第一非晶硅层与所述源电极或所述漏电极直接接触,所述N个双层结构S(n)分别由第二非晶硅层72(n)、与第二非晶硅层72(n)的上表面直接接触的第三非晶硅层73(n)构成,各双层结构S(n)的第二非晶硅层以及第三非晶硅层中的n型杂质浓度C2(n)、C3(n)和第一非晶硅层的n型杂质浓度Cl对于任意的n,满足C2(n)
-
公开(公告)号：CN112292751A
公开(公告)日：2021-01-29
申请号：CN201880094419.4
申请日：2018-06-07
Applicant: 堺显示器制品株式会社
IPC: H01L21/336 , H01L29/786
Abstract: 薄膜晶体管包括支承于基板的栅电极、覆盖栅电极的栅极绝缘层、配置于栅极绝缘层上且包含多晶硅区域p的半导体层，多晶硅区域p具有：半导体层，其包括第一区域Rs、第二区域Rd、以及位于第一区域与第二区域之间的沟道区域Rc；源电极s，其与第一区域电连接；漏电极d，其与第二区域电连接，保护绝缘层，其配置于半导体层与源电极及漏电极之间；i型半导体层，其以与沟道区域的一部分直接接触的方式配置于保护绝缘层与沟道区域之间，由本征的半导体构成；以及侧壁，其配置于保护绝缘层的侧面，i型半导体层具有比多晶硅区域大的带隙，当从基板的法线方向观察时，i型半导体层与第一区域之间以及i型半导体层与第区域之间，侧壁与沟道区域直接接触。
-
公开(公告)号：CN112236867A
公开(公告)日：2021-01-15
申请号：CN201880094275.2
申请日：2018-06-07
Applicant: 堺显示器制品株式会社
Inventor： 大田裕之
IPC: H01L29/786
Abstract: 薄膜晶体管(101)包括支承于基板(1)的栅电极(2)、覆盖栅电极的栅极绝缘层(3)、配置于栅极绝缘层上且包含多晶硅区域(4p)的半导体层，多晶硅区域(4p)具有：半导体层(4)，其包括第一区域(Rs)、第二区域(Rd)、以及位于第一区域与第二区域之间的沟道区域(Rc)；源电极(8s)，其与第一区域电连接；以及漏电极(8d)，其与第二区域电连接，在沟道区域上还具有以与沟道区域直接接触的方式配置的由本征的半导体构成的至少一个i型半导体岛(10)，i型半导体岛具有比多晶硅区域大的带隙，在从基板的法线方向观察时，至少一个岛型半导体岛(10)不与第一区域及第与区域(Rd)中的至少一个重叠。
-
公开(公告)号：CN111788663A
公开(公告)日：2020-10-16
申请号：CN201880088729.5
申请日：2018-03-09
Applicant: 堺显示器制品株式会社
Inventor： 大田裕之
IPC: H01L21/336 , H01L29/786
Abstract: 薄膜晶体管(101)包括：栅极(2)，其由基板(1)支承；半导体层(4)，其是包括结晶质硅区域(4c)的半导体层，结晶质硅区域(4c)包括沟道区域(Rc)；栅极绝缘层(3)；源极(8s)；以及漏极(8d)，沟道区域(Rc)包括多个第一结晶质区域(C1)和至少一个第二结晶质区域(C2)，且多个第一结晶质区域(C1)通过至少一个第二结晶质区域(C2)彼此分离，各第一结晶质区域(C1)以与第二结晶质区域(C2)相比更高浓度的方式包括n型杂质，各第一结晶质区域(C1)中的硅晶粒的平均粒径大于第二结晶质区域(C2)中的硅晶粒的平均粒径。
-
公开(公告)号：CN112740420B
公开(公告)日：2025-03-11
申请号：CN201880096405.6
申请日：2018-08-08
Applicant: 堺显示器制品株式会社
IPC: H10D30/67
Abstract: 薄膜晶体管(101)具有栅极(2)；半导体层(4)，在栅极上隔着栅极绝缘层(3)配置；源极(8s)，在半导体层(4)的一部分上隔着第一接触层(Cs)配置；漏极(8d)，在另一部分上隔着第二接触层(Cd)配置,第一和第二接触层具有包含第一非晶硅层和N个(N为1以上的整数)双层结构S(n)(n为1以上且N以下的整数)的层叠结构，所述第一非晶硅层与所述源电极或所述漏电极直接接触,所述N个双层结构S(n)分别由第二非晶硅层72(n)、与第二非晶硅层72(n)的上表面直接接触的第三非晶硅层73(n)构成,各双层结构S(n)的第二非晶硅层以及第三非晶硅层中的n型杂质浓度C2(n)、C3(n)和第一非晶硅层的n型杂质浓度Cl对于任意的n,满足C2(n)
-
-
-
-
-
-
-
-
-
Search Results
14
records
(took 0.029 seconds)
