公开(公告)号：CN101288176B

公开(公告)日：2010-08-25

申请号：CN200580051823.6

申请日：2005-10-12

Applicant: 富士电机系统株式会社

Inventor： 鲁鸿飞

IPC: H01L29/739 ,  H01L29/78 ,  H01L29/06

CPC classification number: H01L29/7394 ,  H01L29/407 ,  H01L29/42368

Abstract: 本发明涉及SOI沟槽横型IGBT。在IGBT中，以能够实现高耐压且大电流的驱动，提高抗闭锁能力，降低每单位面积的导通电阻为目的，为了达成该目的，在n+发射极区域6a和p+集电极区域12a之间的晶片整个面上形成由上层沟槽16a和下层沟槽16b构成的沟槽，通过埋入沟槽绝缘膜17埋入其中，由此将维持耐压的漂移区域在晶片的深度方向上弯折，使实效的漂移长度变长。在埋入沟槽绝缘膜17内，埋入发射极侧场电极15，遮蔽在埋入沟槽绝缘膜17的发射极侧产生的横电场，由此缓和由n-漂移区域3a与p基极区域4a的PN结产生的电场。

公开(公告)号：CN101236991B

公开(公告)日：2011-04-06

申请号：CN200810005436.4

申请日：2008-01-30

Applicant: 富士电机系统株式会社

Inventor： 杉祥夫 ,  永冈达司 ,  鲁鸿飞

IPC: H01L29/78 ,  H01L29/423 ,  H01L21/336 ,  H01L21/28

CPC classification number: H01L29/7813 ,  H01L29/0653 ,  H01L29/408 ,  H01L29/42368 ,  H01L29/512 ,  H01L29/517 ,  H01L29/518 ,  H01L29/66734

Abstract: 在具有沟槽栅极结构的MIS类型的半导体器件中，可在不改变漂移层厚度的情况下确保耐压，并可在不施加高栅极驱动电压的情况下减小导通电阻。用相对介电常数高于氧化硅膜，较佳的是高于氮化硅膜的高介电常数电介质35填充延伸通过p基区22进入n漂移区21的沟槽28的下半部，并在高介电常数电介质35上制造包括栅极绝缘体26和栅电极27的绝缘栅极结构。将高介电常数电介质35的最深部分的深度d2设计成比远离高介电常数电介质35的半导体区域中的耗尽层的深度d1深。