-
公开(公告)号：CN118689273B
公开(公告)日：2024-10-25
申请号：CN202411171826.4
申请日：2024-08-26
申请人： 成都玖锦科技有限公司
IPC分类号： G05F1/56
摘要： 本发明涉及一种模拟辅助数字的线性稳压器，属于集成电路领域，其包括一个运算放大器、模拟比较器、一个数字比较器、两个加减法电路、一个串并转换电路、一个数据选择器、一个寄存器和数个反相器。本发明通过设置数字加减电路以控制寄存器存储的二进制数，而寄存器中的信息用于控制2N权重的功率PMOS，以拓宽数字LDO的负载电流调节范围，又解除了面积和稳压精度的折衷。通过串并转换电路设置寄存器最大值，限制寄存器中数据的最大值，以达到限流的目的。使用模拟LDO结构控制一个20权重的功率晶体管辅助控制输出电流，以抑制输出电压中的波纹。
-
公开(公告)号：CN118795194A
公开(公告)日：2024-10-18
申请号：CN202411283998.0
申请日：2024-09-13
申请人： 成都玖锦科技有限公司
摘要： 本申请提供一种基于FPGA预处理的数字示波器，涉及数字示波器技术领域，用于解决现有数字示波器由于波形分析慢导致波形显示速度慢的问题。每个采集模块采集对应通道的波形数据并发送给每个采集模块所连接的缓存模块；每个缓存模块将对应通道的波形数据进行缓存，并行发送给传输模块和每个缓存模块所连接的预处理统计模块；每个预处理统计模块根据对应通道的波形数据构造对应通道的垂直电压分布直方图后发送给传输模块；传输模块对多个通道的垂直电压分布直方图和多个通道的波形数据进行处理后发送给CPU；CPU从垂直电压分布直方图提取波形参数，根据波形参数将波形数据进行波形分析和波形显示，从而提高数字示波器的整体波形显示速度。
-
公开(公告)号：CN117879761B
公开(公告)日：2024-08-13
申请号：CN202410036294.7
申请日：2024-01-10
申请人： 成都玖锦科技有限公司
摘要： 本发明属于数字通信领域，具体涉及基于四频点的宽带交织采样系统交叠带相差快速补偿方法。具体技术方案为：基于四频点的宽带交织采样系统交叠带相差快速补偿方法，基于交叠带扫频数据选择四个固定频点作为校准参考频点，每次开机校准都依据所选定的四个固定频点去采样计算相应频点相位差，再对所得频点相位差进行解相位缠绕操作，最后通过整数延迟实现交叠带相位快速校准。
-
公开(公告)号：CN118091221B
公开(公告)日：2024-07-12
申请号：CN202410490025.8
申请日：2024-04-23
申请人： 成都玖锦科技有限公司
IPC分类号： G01R13/02 , G05B19/042 , G06F15/78
摘要： 本发明公开了一种FPGA并行架构的多通道触发偏移调节方法，所述FPGA并行架构包括上位机和两个FPGA处理板，每一个FPGA处理板的输入端均连接有两个信号输入通道，所述多通道触发偏移调节方法包括以下步骤：S1.主从处理板设置及通道定义；S2.触发源选择和预触发深度设置；S3.通道偏移计算；S4.通道触发偏移同步校准；S5.各个通道的触发偏移调节。本发明首先对两片FPGA的信号输入通道进行偏移校正，使得同步间保持触发同步，然后在触发同步的基础上，能够根据用户需求对触发偏移进行控制，方便于进行不同信号的相对相位控制有序显示。
-
公开(公告)号：CN118011300B
公开(公告)日：2024-06-28
申请号：CN202410415327.9
申请日：2024-04-08
申请人： 成都玖锦科技有限公司
IPC分类号： G01R35/00
摘要： 本发明公开了一种基于交叠带幅频数据替换的全通幅频快速校准方法，包括：出厂开机校准：示波器出厂时开机进行交叠带扫频，获取交叠带处单子带的幅频响应、非线性相位差保存到寄存器中；全频带幅频响应计算与全通带幅频补偿：测量示波器在不同频率下的幅响数据#imgabs0#；通过级联FIR滤波器，产生滤波器时域系数实现全通带幅频补偿；全通幅频快速校准：重新开机后读取四频点值、扫频区间所有频点的非线性相位差、单子带的幅频数据以及全通幅频数据，进行全通幅频滤波器系数生成和幅频响应补偿。本发明在完成交叠带四频点相位快速补偿后，估计并替换子带拼合后交叠带处频点幅频特征，产生全通幅频补偿滤波器系数，完成开机全通幅频快速校准。
-
公开(公告)号：CN118858725A
公开(公告)日：2024-10-29
申请号：CN202411350827.5
申请日：2024-09-26
申请人： 成都玖锦科技有限公司
IPC分类号： G01R13/02
摘要： 本公开涉及数字示波器技术领域，尤其涉及一种基于FPGA的平均采样方法、装置、存储介质及电子设备。该方法包括：根据预设的平均波形幅数，确定示波器的存储空间；基于示波器进行连续采样，得到波形数据；基于FPGA，将连续采样得到的波形数据交替存储在第一分段存储区和第二分段存储区的多个存储段中；同时，交替读取存储在第一分段存储区和第二分段存储区中的波形数据；对从第一分段存储区和第二分段存储区中交替读取的波形数据进行平均处理，得到经平均处理后的波形数据。通过该方法，有效克服了现有技术中平均采样效率低、响应速度慢等弊端，提升了示波器的数据处理能力，优化了用户体验。
-
公开(公告)号：CN118249759B
公开(公告)日：2024-08-30
申请号：CN202410678042.4
申请日：2024-05-29
申请人： 成都玖锦科技有限公司
摘要： 本发明涉及一种宽带可编程增益放大器，属于集成电路领域，它包括全差分运算放大器，在全差分运算放大器的正极输入端和负极输入端上均连接有一程控阻抗阵列，在全差分运算放大器的正极输入端和负极输出端以及负极输入端和正极输出端之间各连接有一并联的反馈电阻和补偿电容；程控阻抗阵列通过输入的程控信号控制；全差分运算放大器包括第一级放大器和第二级放大器，第一级放大器通过连接的电阻对共模信号进行共模抑制配置，第二级放大器通过连接的并联电阻和电容对共模信号进行检测，两级放大器分别进行共模抑制的配置，提升高频段的共模抑制比。本发明通过开关阻抗阵列和反馈阻抗配合，实现了可编程增益放大器带宽的提升。
-
公开(公告)号：CN118523771A
公开(公告)日：2024-08-20
申请号：CN202410467065.0
申请日：2024-04-18
申请人： 清华大学 , 成都玖锦科技有限公司
摘要： 本发明涉及集成电路设计技术领域，特别涉及一种基于电容浮动顶板的模数转换器前端电路结构，包括：CDAC电容阵列，用于在采样相采样单端输入信号，且在转换相或放大相接入不同参考电压，以产生余量电压；内部设有栅压自举开关电路的电容顶板短路开关，用于在采样相将CDAC电容阵列中的电容顶板短接；比较器/运放电路，用于在转换相或放大相对单端输入信号进行AD转换或对余量电压放大；顶板共模刷新电路，用于在放大相刷新比较器/运放电路的共模电压，在采样相从电容顶板断开使其浮空，从而避免对输入共模电压的采样。由此，解决了单端输入采样时顶板短路开关栅漏电压变化引起的非线性的问题，同时电路额外增加的面积、功耗代价较小。
-
公开(公告)号：CN118381485B
公开(公告)日：2024-08-16
申请号：CN202410833244.1
申请日：2024-06-26
申请人： 成都玖锦科技有限公司
IPC分类号： H03H11/28
摘要： 本发明涉及阻抗变换领域，具体涉及一种宽带高平衡单端转差分阻抗变换器，实现了极高的输出幅相平衡性。技术方案主要由差分放大器有源巴伦、镜像电流源以及两个输出电压缓冲结构组成，通过镜像电流源来为电路中的晶体管提供合适的工作偏置电流和偏置负压；输出电压缓冲结构通过二极管分压，来实现输出电位为0V。本发明适用于高平衡单端转差分阻抗变换结构。
-
公开(公告)号：CN118249780B
公开(公告)日：2024-07-19
申请号：CN202410670420.4
申请日：2024-05-28
申请人： 成都玖锦科技有限公司
摘要： 本发明涉及阻抗变换器领域，具体涉及一种输入直流耦合且输入偏置可调的宽带阻抗变换器，具有可调输入偏置并能在宽频带内放大信号。本发明提供一种基于差分结构的、可调输入偏置的宽带阻抗变换器，包含一个输入端口，两个输出端口，一对共源共栅晶体管差分对，一对对称的输入缓冲级，一个尾电流源，两个缓冲级电流源，一个外部栅极电压源，若干电阻和隔直电容，共源共栅晶体管差分对由两个对称的共源共栅晶体管构成。对于一侧的共源共栅晶体管：由两个晶体管堆叠而成，其中一个晶体管的源极与另一个晶体管的漏极相连，组成共源共栅结构。本发明适用于阻抗变换器结构。
-
-
-
-
-
-
-
-
-
搜索结果
40 条记录 (耗时 0.041 秒)
