公开(公告)号：CN108074907A

公开(公告)日：2018-05-25

申请号：CN201711057372.8

申请日：2017-11-01

Applicant: 日月光半导体制造股份有限公司

Inventor： 蔡丽娟 ,  彭勃澍 ,  何政霖 ,  李志成

IPC: H01L23/498 ,  H01L23/64 ,  H01L21/48

CPC classification number: H01L23/49838 ,  H01L21/4853 ,  H01L21/4857 ,  H01L21/486 ,  H01L23/49822 ,  H01L23/49827 ,  H01L23/49894 ,  H01L2224/16225 ,  H01L2924/15311 ,  H01L2924/181 ,  H05K1/186 ,  H05K3/4682 ,  H05K3/4697 ,  H05K2201/096 ,  H01L2924/00012 ,  H01L23/64

Abstract: 一种半导体衬底包含多层结构、组件和第一导电通孔。所述多层结构包含多个介电层和多个图案化导电层。所述图案化导电层中的最顶端图案化导电层嵌入于所述介电层中的最顶端介电层中。所述组件嵌入于所述多层结构中。所述第一导电通孔电连接到所述组件和所述图案化导电层中的一者。所述图案化导电层中的至少一者定位于在所述组件的顶部表面与所述组件的底部表面之间跨越的深度处。

公开(公告)号：CN110137150B

公开(公告)日：2025-04-01

申请号：CN201810330533.4

申请日：2018-04-13

Applicant: 日月光半导体制造股份有限公司

Inventor： 彭勃澍 ,  何政霖 ,  李志成

IPC: H01L23/498 ,  H01L21/48

Abstract: 本申请涉及半导体装置封装及制造半导体装置封装的方法。本发明提供一种衬底，其包含具有第一表面和与所述第一表面相对的第二表面的第一电介质层、邻近于所述第一电介质层的所述第一表面且包括互连结构的第一图案化导电层以及互连元件。所述互连元件从所述第一电介质层的所述第一表面延伸到所述第一电介质层的所述第二表面，且由所述互连结构围绕。

公开(公告)号：CN108074907B

公开(公告)日：2021-07-23

申请号：CN201711057372.8

申请日：2017-11-01

Applicant: 日月光半导体制造股份有限公司

Inventor： 蔡丽娟 ,  彭勃澍 ,  何政霖 ,  李志成

IPC: H01L23/498 ,  H01L23/64 ,  H01L21/48

Abstract: 一种半导体衬底包含多层结构、组件和第一导电通孔。所述多层结构包含多个介电层和多个图案化导电层。所述图案化导电层中的最顶端图案化导电层嵌入于所述介电层中的最顶端介电层中。所述组件嵌入于所述多层结构中。所述第一导电通孔电连接到所述组件和所述图案化导电层中的一者。所述图案化导电层中的至少一者定位于在所述组件的顶部表面与所述组件的底部表面之间跨越的深度处。

公开(公告)号：CN110137150A

公开(公告)日：2019-08-16

申请号：CN201810330533.4

申请日：2018-04-13

Applicant: 日月光半导体制造股份有限公司

Inventor： 彭勃澍 ,  何政霖 ,  李志成

IPC: H01L23/498 ,  H01L21/48

Abstract: 本申请涉及半导体装置封装及制造半导体装置封装的方法。本发明提供一种衬底，其包含具有第一表面和与所述第一表面相对的第二表面的第一电介质层、邻近于所述第一电介质层的所述第一表面且包括互连结构的第一图案化导电层以及互连元件。所述互连元件从所述第一电介质层的所述第一表面延伸到所述第一电介质层的所述第二表面，且由所述互连结构围绕。

公开(公告)号：CN107046016A

公开(公告)日：2017-08-15

申请号：CN201710070834.3

申请日：2017-02-09

Applicant: 日月光半导体制造股份有限公司

Inventor： 何政霖 ,  李志成 ,  彭勃澍

IPC: H01L23/498 ,  H01L21/48

CPC classification number: H05K1/116 ,  H05K3/0035 ,  H05K3/10 ,  H05K3/4038 ,  H01L23/49827 ,  H01L21/4846 ,  H01L21/486 ,  H01L23/49838

Abstract: 一种封装衬底包含：电介质层；导电通孔，其安置于所述电介质层中；以及导电图案层，其从所述电介质层的第一表面暴露。所述导电图案层包含迹线及通孔连接盘，所述通孔连接盘延伸到所述导电通孔中，且所述通孔连接盘的周围部分由所述导电通孔包围。一种制造封装衬底的方法包含：形成导电图案层，所述导电图案层包含迹线及通孔连接盘；提供电介质层以覆盖所述导电图案层；以及形成通孔。通过移除所述电介质层的一部分并暴露所述通孔连接盘的底部表面及所述通孔连接盘的侧表面的至少一部分来执行形成所述通孔。将导电材料施加到所述通孔中以形成覆盖所述通孔连接盘的导电通孔。