公开(公告)号：CN1941376A

公开(公告)日：2007-04-04

申请号：CN200610093784.2

申请日：2006-06-19

申请人： 松下电器产业株式会社

发明人： 相田和彦 ,  平濑顺司 ,  濑部绍夫 ,  粉谷直树 ,  竹冈慎治 ,  冈崎玄

IPC分类号： H01L27/092 ,  H01L21/8238

CPC分类号： H01L21/823835 ,  H01L21/28052 ,  H01L21/823871

摘要： 本发明公开了一种半导体装置及其制造方法。目的在于：在具有被全硅化物化的双栅极结构的半导体装置中，通过提高栅极电极的稳定性来提高半导体装置的可靠性。在形成成为N型MIS晶体管形成区域的栅极电极的NiSi膜(110A)的同时，形成成为P型MIS晶体管形成区域的栅极电极的Ni3Si膜(110B)。将未反应的N型多结晶硅膜(103A)作为防止NiSi膜(110A)和Ni3Si膜(110B)之间的相互扩散的导电性扩散防止区域残留在元件隔离区域(101)上即硅化物化防止膜(106)下。

公开(公告)号：CN1956223A

公开(公告)日：2007-05-02

申请号：CN200610153413.9

申请日：2006-09-14

申请人： 松下电器产业株式会社

发明人： 濑部绍夫 ,  粉谷直树 ,  竹冈慎治 ,  冈崎玄 ,  平濑顺司 ,  相田和彦

IPC分类号： H01L29/78 ,  H01L27/092 ,  H01L21/336 ,  H01L21/8238

CPC分类号： H01L29/7843 ,  H01L21/823807 ,  H01L21/823814 ,  H01L29/665 ,  H01L29/66545 ,  H01L29/6659 ,  H01L29/7833

摘要： 本发明公开了一种半导体装置及其制造方法。本发明的目的在于：通过在防止接触不良的同时，利用应力膜向沟道形成区域有效地施加应力，来谋求提高MISFET的驱动力。在形成在半导体衬底(1)上的MISFET的栅极电极部(20n)及(20p)的侧面上形成有绝缘性侧壁(9)。栅极电极部(20n)及(20p)的高度低于设置在各自的侧面上的侧壁(9)的上端。在MISFET上形成有覆盖栅极电极部(20n)及(20p)的、让应力产生在沟道形成区域的应力膜(13)。应力膜(13)中的形成在栅极电极部(20n)及(20p)上的部分的厚度厚于其它部分的厚度。

公开(公告)号：CN1945852A

公开(公告)日：2007-04-11

申请号：CN200610141457.X

申请日：2006-09-29

申请人： 松下电器产业株式会社

发明人： 粉谷直树 ,  冈崎玄 ,  竹冈慎治 ,  平濑顺司 ,  濑部绍夫 ,  相田和彦

IPC分类号： H01L29/78 ,  H01L29/49 ,  H01L27/04 ,  H01L21/28 ,  H01L21/336 ,  H01L21/822

CPC分类号： H01L21/28097 ,  H01L21/28123 ,  H01L29/4975 ,  H01L29/66545

摘要： 能够降低被完全转化为硅化物的栅极的电容。半导体装置具备：元件分离区域(12)，其形成于半导体基板(11)；活性区域(11a)，其被该元件分离区域(12)包围且由半导体基板(11)构成；绝缘膜(13)，其形成在该活性区域(11a)上；及栅极(15)，其横跨在活性区域(11a)及邻接的元件分离区域(12)上而形成。栅极(15)具有：第一部分，其经由栅绝缘膜(13)设置在活性区域(11a)上；及第二部分，其设置在元件分离区域(12)上，且由硅区域及形成为覆盖该硅区域的硅化物区域构成。

公开(公告)号：CN101030598A

公开(公告)日：2007-09-05

申请号：CN200610135633.9

申请日：2006-10-18

申请人： 松下电器产业株式会社

发明人： 平濑顺司 ,  粉谷直树 ,  竹冈慎治 ,  冈崎玄 ,  濑部绍夫 ,  相田和彦

IPC分类号： H01L29/51 ,  H01L29/78 ,  H01L21/28 ,  H01L21/336

CPC分类号： H01L29/4983 ,  H01L29/517 ,  H01L29/66545 ,  H01L29/6656 ,  H01L29/6659

摘要： 一种半导体装置，在使用高介电常数栅极绝缘膜的MISFET中，不会恶化高介电常数栅极绝缘膜，提高MISFET的特性。在基板(1)的活性区域上通过高介电常数栅极绝缘膜(4A)形成栅电极(5)。在栅电极(5)的侧面上形成具有高介电常数的绝缘性侧壁(7)。

公开(公告)号：CN1523675A

公开(公告)日：2004-08-25

申请号：CN200410001558.8

申请日：2004-01-13

申请人： 松下电器产业株式会社

发明人： 中冈弘明 ,  濑部绍夫 ,  山田隆顺

IPC分类号： H01L29/78 ,  H01L27/11 ,  H01L21/336 ,  H01L21/8234

CPC分类号： H01L27/11 ,  H01L21/823412 ,  H01L27/1052

摘要： 本发明公开了一种半导体器件及其制造方法。目的在于：在抑制逆窄现象的同时，把窄栅极宽度的MIS晶体管和宽栅极宽度的MIS晶体管的阈值电压控制在同一程度上。通过以抗蚀膜5及保护绝缘膜3a为注入屏蔽的，在与栅极宽度方向平行的剖面上，从与半导体衬底1的主面垂线倾斜10°～30°的方向，进行阈值控制用杂质的离子注入，来在SRAM的存储单元MIS晶体管Mtrs的活性区域的中央部形成相互重叠的第一低浓度杂质注入区域6。并且，在形成元件隔离7之后，进行不用注入屏蔽的离子注入，在各个MIS晶体管Ltr、Mtrs、Mtrl的活性区域上形成第二低浓度杂质注入区域9。因此在制造工序结束后，所形成的各个MIS晶体管Ltr、Mtrs、Mtrl都含有相同的阈值电压。

公开(公告)号：CN1921070A

公开(公告)日：2007-02-28

申请号：CN200610121312.3

申请日：2006-08-22

申请人： 松下电器产业株式会社

发明人： 竹冈慎治 ,  濑部绍夫 ,  平濑顺司 ,  粉谷直树 ,  冈崎玄 ,  相田和彦

IPC分类号： H01L21/28 ,  H01L21/336 ,  H01L29/78 ,  H01L29/49

CPC分类号： H01L21/82345 ,  H01L21/28097 ,  H01L21/3212 ,  H01L21/823443 ,  H01L21/823835 ,  H01L21/823842 ,  H01L29/66545

摘要： 本发明的目的在于，提供一种包含具有均一硅化物相的FUSI栅电极的半导体装置及其制造方法。在包含硅栅极(202)的基板整个面上堆积Ni膜(205)之后，通过CMP处理等除去硅栅极(202)的一部分，在硅栅极(202)的正上方剩余上表面平坦、膜厚均匀的Ni层(206)。接着，通过使其进行硅化物反应，能够形成具有均一硅化物相的栅电极(207)。

公开(公告)号：CN1909243A

公开(公告)日：2007-02-07

申请号：CN200610093872.2

申请日：2006-06-20

申请人： 松下电器产业株式会社

发明人： 平濑顺司 ,  濑部绍夫 ,  粉谷直树 ,  冈崎玄 ,  相田和彦 ,  竹冈慎治

IPC分类号： H01L29/78 ,  H01L29/423 ,  H01L21/336 ,  H01L21/28

摘要： 本发明公开了一种半导体装置及其制造方法。目的在于：在使用了高介电常数栅极绝缘膜的MISFET中，在不使高介电常数栅极绝缘膜劣化的情况下，提高MISFET的特性。夹着高介电常数栅极绝缘膜4A在衬底1的活性区域上形成有栅极电极5。在栅极电极5的侧面形成有绝缘性侧壁7。高介电常数栅极绝缘膜4A从栅极电极5的下侧连续形成到侧壁7的下侧。高介电常数栅极绝缘膜4A中的侧壁7的下侧区域的厚度小于高介电常数栅极绝缘膜4A中的栅极电极5的下侧区域的厚度。

公开(公告)号：CN100583451C

公开(公告)日：2010-01-20

申请号：CN200610093872.2

申请日：2006-06-20

申请人： 松下电器产业株式会社

发明人： 平濑顺司 ,  濑部绍夫 ,  粉谷直树 ,  冈崎玄 ,  相田和彦 ,  竹冈慎治

IPC分类号： H01L29/78 ,  H01L29/423 ,  H01L21/336 ,  H01L21/28

摘要： 本发明公开了一种半导体装置及其制造方法。目的在于：在使用了高介电常数栅极绝缘膜的MISFET中，在不使高介电常数栅极绝缘膜劣化的情况下，提高MISFET的特性。夹着高介电常数栅极绝缘膜4A在衬底1的活性区域上形成有栅极电极5。在栅极电极5的侧面形成有绝缘性侧壁7。高介电常数栅极绝缘膜4A从栅极电极5的下侧连续形成到侧壁7的下侧。高介电常数栅极绝缘膜4A中的侧壁7的下侧区域的厚度小于高介电常数栅极绝缘膜4A中的栅极电极5的下侧区域的厚度。

公开(公告)号：CN1983634A

公开(公告)日：2007-06-20

申请号：CN200610132088.8

申请日：2006-10-24

申请人： 松下电器产业株式会社

发明人： 粉谷直树 ,  濑部绍夫 ,  冈崎玄 ,  玉置德彦

IPC分类号： H01L29/78 ,  H01L27/088 ,  H01L21/336 ,  H01L21/8234

CPC分类号： H01L21/823456 ,  H01L21/823412

摘要： 本发明公开了半导体装置及其制造方法。目的在于：提供可在不随特性变动的情况下，改善负偏置温度不稳定性(NBTI)的劣化的半导体装置。形成在n型半导体区域(101)的第一区域(阳极金属氧化物半导体)中的第一金属绝缘体半导体(MIS)型晶体管，包括第一栅极绝缘膜(103)、第一栅极电极(104)、第一延伸扩散层(106)和第一氟扩散层(108)。第一氟扩散层(108)形成在由第一延伸扩散层(106)夹着的沟道区域中，形成为从第一延伸扩散层(106)一侧延伸，在第一栅极电极(104)的正下方的区域重叠在一起。

公开(公告)号：CN1316630C

公开(公告)日：2007-05-16

申请号：CN200410001558.8

申请日：2004-01-13

申请人： 松下电器产业株式会社

发明人： 中冈弘明 ,  濑部绍夫 ,  山田隆顺

IPC分类号： H01L29/78 ,  H01L27/11 ,  H01L21/336 ,  H01L21/8234

CPC分类号： H01L27/11 ,  H01L21/823412 ,  H01L27/1052

摘要： 本发明公开了一种半导体器件及其制造方法。目的在于：在抑制逆窄现象的同时，把窄栅极宽度的MIS晶体管和宽栅极宽度的MIS晶体管的阈值电压控制在同一程度上。通过以抗蚀膜5及保护绝缘膜3a为注入屏蔽的，在与栅极宽度方向平行的剖面上，从与半导体衬底1的主面垂线倾斜10°～30°的方向，进行阈值控制用杂质的离子注入，来在SRAM的存储单元MIS晶体管Mtrs的活性区域的中央部形成相互重叠的第一低浓度杂质注入区域6。并且，在形成元件隔离7之后，进行不用注入屏蔽的离子注入，在各个MIS晶体管Ltr、Mtrs、Mtrl的活性区域上形成第二低浓度杂质注入区域9。因此在制造工序结束后，所形成的各个MIS晶体管Ltr、Mtrs、Mtrl都含有相同的阈值电压。