一种联动接触电容式加速度敏感芯片及其制造方法

    公开(公告)号:CN112034204A

    公开(公告)日:2020-12-04

    申请号:CN202010785862.5

    申请日:2020-08-01

    摘要: 本发明公开了一种联动接触电容式加速度敏感芯片及其制造方法。该芯片采用绝缘体上硅材料(SOI)并结合硅硅直接键合技术制造,Z轴为其敏感方向,包括刻有凹槽的单晶硅衬底,悬空可动的下极板,氮化硅介质层,密封腔体,上极板,金属层。初始状态下,敏感结构的腔体内部与外界存在气压差,上极板与下极板上的介质层处于接触状态;当外界加速度作用于敏感结构上时,两极板的接触面积发生变化,由于下极板是悬空可动的,上下极板形成联动效果,通过压焊点与外部电路连接成电容检测电路,将加速度信号转换成电容信号输出。这种联动接触电容式加速度敏感芯片具有线性度好、线性量程范围大、过载能力强、交叉耦合系数小、可靠性高、温度漂移小等优点。

    一种用于微全分析系统芯片集成化进样系统及进样方法

    公开(公告)号:CN111679088A

    公开(公告)日:2020-09-18

    申请号:CN202010499718.5

    申请日:2020-06-04

    IPC分类号: G01N35/00 G01N35/10 B01L3/00

    摘要: 本发明涉及一种用于微全分析系统芯片的集成化进样系统,包括进样控制模块、机械支撑模块和进样连接模块,进样连接模块和进样控制模块通过机械支撑模块支撑,所述进样连接模块包括有微全分析系统芯片和进液装置,进液装置的出液口与微全分析系统预留的进液口连接,所述进样控制模块包括有能够控制进液装置进液的动力装置。本系统可进一步提高芯片的实时性检测能力,有利于芯片应用领域的拓展和商品化进程。

    一种植入式眼压连续监测与控制系统

    公开(公告)号:CN108634929A

    公开(公告)日:2018-10-12

    申请号:CN201810468272.2

    申请日:2018-05-16

    IPC分类号: A61B3/16 B81B7/02 B81C1/00

    摘要: 本发明以MEMS工艺为基础,提出了一种植入式眼压连续监测与控制系统及其制备方案。利用柔性电容压力传感器实时监测患者房水的流量,进而得到其眼压的变化情况。依据患者眼压变化,通过频率响应开关控制PZT阀门,实现对患者眼压的精确调节。采用全固态超级电容器及相应的无线充电电路为系统供电,满足长时间体内工作的需求。一种植入式眼压连续监测与控制系统可成功解决目前眼压监测与调节器械分立,功能无法互补的问题,为提高临床眼压监测与调节器械的集成化程度,改善体内植入及可穿戴医疗设备的用户体验,加速智能化精密传感器的商品化奠定了基础。

    源栅漏共控单掺杂型隧穿晶体管

    公开(公告)号:CN103531636B

    公开(公告)日:2017-12-01

    申请号:CN201310508661.0

    申请日:2013-10-25

    IPC分类号: H01L29/78 H01L29/06

    摘要: 本发明公开了一种源栅漏共控单掺杂型隧穿晶体管,源电极和漏电极除与半导体薄膜接触之外,还分别附着于临近源电极和漏电极两侧的绝缘介质层的上方,使其分别对半导体薄膜的源极和漏极部分的电场和载流子分布具有一定控制作用。当器件工作时,对源电极施加反向电压;对漏电极施加正向电压;并通过调节栅电极的电压,使位于栅电极下方的具有较窄禁带宽度的半导体薄膜区实现载流子的耗尽,以此实现虚拟的PIN结,避免了普通隧穿晶体管对于深纳米尺度下的重掺杂PIN结在热处理工艺过程当中会发生再次扩散的这一技术难题,还可以通过调节源电极和漏电极的电压来降低源漏接触电阻。

    高集成度日形源漏栅辅控U形沟道高迁移率无结晶体管

    公开(公告)号:CN104282753B

    公开(公告)日:2017-09-15

    申请号:CN201310594264.X

    申请日:2013-11-20

    摘要: 本发明涉及一种高集成度日形源漏栅辅控U形沟道高迁移率无结晶体管,采用日形辅控栅电极和栅电极等两个彼此独立控制的栅电极,在保证降低器件掺杂浓度的以提高迁移率,避免高掺杂浓度下随机散射效应增强所导致的器件迁移率及稳定性的下降的同时,利用日形辅控栅电极有效降低了源漏区域的电阻,从而解决了普通无结晶体管沟道掺杂浓度过低会带来源漏电阻的增加,而掺杂浓度过高又会导致器件迁移率和稳定性下降这二者之间的矛盾,同时采用U形单晶硅作为器件的沟道部分,对比于普通平面结构,在不额外增加芯片面积的前提下,显著增加有效沟道长度以降低器件在深纳米尺度下的短沟道效应,因此适于推广应用。

    高集成度高迁移率源漏栅辅控型无结晶体管

    公开(公告)号:CN104282751B

    公开(公告)日:2017-07-21

    申请号:CN201310590300.5

    申请日:2013-11-20

    摘要: 本发明涉及一种高集成度高迁移率源漏栅辅控型无结晶体管,采用源漏控栅电极和栅电极等两个彼此独立控制的栅电极,使得器件既能够保证在低掺杂浓度的沟道内实现高迁移率,避免高掺杂浓度下随机散射效应增强所导致的器件迁移率及稳定性下降,同时又可以通过源漏控栅电极和栅电极的独立控制作用获得较低的源漏电阻,从而有效解决了普通无结晶体管沟道掺杂浓度过低会带来源漏电阻的增加,而掺杂浓度过高又会导致器件迁移率和稳定性下降这二者之间的矛盾,此外,通过采用凹槽状沟道设计,对比于普通平面结构,在不增加额外芯片面积的前提下,显著增加有效沟道长度以降低器件在深纳米尺度下的短沟道效应,因此适用于推广应用。

    高集成度H形源漏栅辅控U形沟道高迁移率无结晶体管

    公开(公告)号:CN104282737B

    公开(公告)日:2017-05-24

    申请号:CN201310597980.3

    申请日:2013-11-20

    摘要: 本发明涉及一种高集成度H形源漏栅辅控U形沟道高迁移率无结晶体管,采用H形辅控栅电极和栅电极等两个彼此独立控制的栅电极,在保证降低器件掺杂浓度以提高迁移率,避免高掺杂浓度下随机散射效应增强所导致的器件迁移率及稳定性的下降的同时,利用H形辅控栅电极有效降低了源漏区域的电阻,从而解决了普通无结晶体管沟道掺杂浓度过低会带来源漏电阻的增加,而掺杂浓度过高又会导致器件迁移率和稳定性下降这二者之间的矛盾,同时采用U形单晶硅作为器件的沟道部分,对比于普通平面结构,在不额外增加芯片面积的前提下,显著增加有效沟道长度以降低器件在深纳米尺度下的短沟道效应,因此适于推广应用。

    基于牺牲层技术的SOI压力敏感芯片及其制造方法

    公开(公告)号:CN105444931A

    公开(公告)日:2016-03-30

    申请号:CN201610012130.6

    申请日:2016-01-08

    IPC分类号: G01L1/22 B81B3/00 B81C1/00

    CPC分类号: G01L1/22 B81B3/00 B81C1/00015

    摘要: 本发明公开了一种基于牺牲层技术的SOI压力敏感芯片及其制造方法。该芯片采用绝缘层上的单晶硅薄膜(SOI)材料制造,包括SOI的单晶硅衬底,SOI二氧化硅绝缘层作为牺牲层形成的腔体,在单晶硅薄膜上刻蚀隔离槽形成的四个应变电阻及其金属导线。金属导线上下的氮化硅绝缘保护层及最外层的多晶硅结构层与单晶硅薄膜共同构成敏感芯片感压膜,感压膜边缘刻蚀八个方形孔,用于腐蚀二氧化硅牺牲层。四个应变电阻通过金属导线连接成惠斯通电桥,将压力信号转换成电压信号输出。制备的基于牺牲层技术的SOI压力敏感芯片具有感器灵敏度高、重复性和稳定性好、可靠性高、耐高温、抗辐射以及制造工艺与集成电路工艺兼容等优点。

    防击穿SOI折叠栅绝缘隧穿双极晶体管及其制造方法

    公开(公告)号:CN104409488A

    公开(公告)日:2015-03-11

    申请号:CN201410747246.5

    申请日:2014-12-08

    摘要: 本发明涉及一种防击穿SOI折叠栅绝缘隧穿双极晶体管,对比同尺寸MOSFETs或隧穿场效应晶体管,通过在集电结和发射结中引入低杂质浓度的击穿保护区以显著提升器件在深纳米尺度下的正反向防击穿能力;在基区两侧和上表面同时具有绝缘隧穿结构,在栅电极的控制作用下使绝缘隧穿效应同时发生在基区两侧和上表面,因此提升了隧穿电流的产生率;利用隧穿绝缘层阻抗与其内部场强间极为敏感的相互关系实现优秀的开关特性;通过发射极将隧穿信号增强实现了优秀的正向导通特性;另外本发明还提出了一种防击穿SOI折叠栅绝缘隧穿双极晶体管单元及其阵列的具体制造方法。该晶体管显著改善了纳米级集成电路单元的工作特性,适用于推广应用。