-
公开(公告)号：CN110520967A
公开(公告)日：2019-11-29
申请号：CN201880025360.3
申请日：2018-04-12
Applicant: 浜松光子学株式会社
IPC: H01L21/301 , B23K26/53
Abstract: 加工对象物切断方法包括：第一步骤，准备具有单晶硅基板和设置于第一主面侧的功能元件层的加工对象物，在加工对象物的第二主面形成蚀刻保护层；第二步骤，通过对加工对象物照射激光，分别沿多条切断预定线在单晶硅基板的内部形成至少1改质区域，并分别沿多条切断预定线在加工对象物以跨至少1列蚀刻保护层与蚀刻保护层的表面之间的方式形成龟裂；和第三步骤，通过在蚀刻保护层形成于第二主面的状态下，从第二主面侧对加工对象物实施干式蚀刻，分别沿切断预定线在加工对象物形成开口于第二主面的沟槽。
-
公开(公告)号：CN110520972B
公开(公告)日：2023-08-08
申请号：CN201880025659.9
申请日：2018-02-09
Applicant: 浜松光子学株式会社
IPC: H01L21/304 , B23K26/00 , B23K26/53
Abstract: 一种芯片的制造方法，包括：第1工序，对包含多个功能元件的基板设定第1切断预定线及第2切断预定线；第2工序，以覆盖上述功能元件且使包含上述第1切断预定线和上述第2切断预定线的交叉点的交叉区域露出的方式在上述基板形成掩模；第3工序，通过使用上述掩模将上述基板蚀刻，从上述基板将上述交叉区域除去而形成贯通孔；第4工序，沿着上述第1切断预定线在上述基板形成改质区域；第5工序，沿着上述第2切断预定线在上述基板形成改质区域；第6工序，沿着上述第1切断预定线及上述第2切断预定线将上述基板切断而形成芯片。
-
公开(公告)号：CN111989786A
公开(公告)日：2020-11-24
申请号：CN201980026040.4
申请日：2019-04-11
Applicant: 浜松光子学株式会社
IPC: H01L31/10
Abstract: 半导体基板(11)具有彼此相对的第一主面(11a)和第二主面(11b)。半导体基板(11)在第二主面(11b)侧具备多个第二半导体区域(15)。多个第二半导体区域(15)分别包括：具有纹理表面(TS)的第一区域(17)；和配置有凸块电极(35)的第二区域(19)。多个第二半导体区域(15)在从与半导体基板(11)正交的方向看时，沿彼此正交的第一方向和第二方向二维排列。第一区域(17)和第二区域(19)在与第一方向和第二方向交叉的方向上相邻。第一区域(17)的纹理表面(TS)在半导体基板(11)的厚度方向上位于比第二区域(19)的表面更靠近第一主面(11a)的位置。第一主面(11a)是对半导体基板的光入射面。
-
公开(公告)号：CN111989785A
公开(公告)日：2020-11-24
申请号：CN201980026039.1
申请日：2019-04-11
Applicant: 浜松光子学株式会社
IPC: H01L31/10
Abstract: 半导体基板(11)具有彼此相对的第一主面(11a)和第二主面(11b)。半导体基板(11)具有：第一导电类型的第一半导体区域(13)；和与第一半导体区域(13)构成pn结的第二导电类型的多个第二半导体区域(15)。半导体基板(11)在第二主面(11b)侧具备多个第二半导体区域(15)。多个第二半导体区域(15)分别具有：具有纹理表面(TS)的第一区域(17)；和配置有凸块电极(35)的第二区域(19)。纹理表面(TS)的凹陷的最深位置处的第一区域(17)的厚度(TH1)小于半导体基板(11)的厚度方向上的、第二区域(19)的表面与最深位置的间隔(D1)。第一主面(11a)为对半导体基板(11)的光入射面。
-
公开(公告)号：CN119789552A
公开(公告)日：2025-04-08
申请号：CN202411921460.8
申请日：2019-04-11
Applicant: 浜松光子学株式会社
Abstract: 半导体基板(11)具有彼此相对的第一主面(11a)和第二主面(11b)。半导体基板(11)具有：第一导电类型的第一半导体区域(13)；和与第一半导体区域(13)构成pn结的第二导电类型的多个第二半导体区域(15)。半导体基板(11)在第二主面(11b)侧具备多个第二半导体区域(15)。多个第二半导体区域(15)分别具有：具有纹理表面(TS)的第一区域(17)；和不具有纹理表面的第二区域(19)。纹理表面(TS)的凹陷的最深位置处的第一区域(17)的厚度(TH1)小于半导体基板(11)的厚度方向上的、第二区域(19)的表面与最深位置的间隔(D1)。第一主面(11a)为对半导体基板(11)的光入射面。
-
Patent Agency Ranking
公开(公告)号：CN111989788A
公开(公告)日：2020-11-24
申请号：CN201980026084.7
申请日：2019-04-11
Applicant: 浜松光子学株式会社
IPC: H01L31/10
Abstract: 半导体基板(11)具有彼此相对的第一主面(11a)和第二主面(11b)。半导体基板(11)将多个第二半导体区域(15)设置于第二主面(11b)侧。多个第二半导体区域(15)分别包括：具有纹理表面(TS)的第一区域(17)；和配置有凸块电极(35)的第二区域(19)。绝缘膜(21,23,25)具有：覆盖多个第二半导体区域(15)的表面的第一绝缘膜(23)；和覆盖垫电极(31)的周缘的第二绝缘膜(25)。垫电极(31)具有与第二区域(19)接触的第一电极区域(31a)和与第一电极区域(31a)连续的第二电极区域(31b)。第二电极区域(31b)配置于第一绝缘膜(23)中与第一区域(17)对应的区域的至少一部分。第一主面(11a)是朝向半导体基板(11)的光入射面。
-
公开(公告)号：CN110520972A
公开(公告)日：2019-11-29
申请号：CN201880025659.9
申请日：2018-02-09
Applicant: 浜松光子学株式会社
IPC: H01L21/304 , B23K26/00 , B23K26/53
Abstract: 一种芯片的制造方法，包括：第1工序，对包含多个功能元件的基板设定第1切断预定线及第2切断预定线；第2工序，以覆盖上述功能元件且使包含上述第1切断预定线和上述第2切断预定线的交叉点的交叉区域露出的方式在上述基板形成掩模；第3工序，通过使用上述掩模将上述基板蚀刻，从上述基板将上述交叉区域除去而形成贯通孔；第4工序，沿着上述第1切断预定线在上述基板形成改质区域；第5工序，沿着上述第2切断预定线在上述基板形成改质区域；第6工序，沿着上述第1切断预定线及上述第2切断预定线将上述基板切断而形成芯片。
-
公开(公告)号：CN110520970A
公开(公告)日：2019-11-29
申请号：CN201880025397.6
申请日：2018-04-12
Applicant: 浜松光子学株式会社
IPC: H01L21/301 , B23K26/53
Abstract: 加工对象物切断方法包括：第一步骤，准备具有单晶硅基板和设置于第一主面侧的功能元件层的加工对象物；第二步骤，通过对加工对象物照射激光，分别沿多条切断预定线在单晶硅基板的内部形成至少1列改质区域，并分别沿多条切断预定线在加工对象物以跨至少1列改质区域与加工对象物的第二主面之间的方式形成龟裂；和第三步骤，通过对加工对象物从第二主面侧实施干式蚀刻，分别沿多条切断预定线在加工对象物形成开口于第二主面的沟槽。在第三步骤中，在第二主面形成有沿多条切断预定线形成了气体通过区域的蚀刻保护层的状态下，使用二氟化氙气体，从第二主面侧实施干式蚀刻。
-
公开(公告)号：CN111989787B
公开(公告)日：2024-08-09
申请号：CN201980026043.8
申请日：2019-04-11
Applicant: 浜松光子学株式会社
IPC: H01L31/10
Abstract: 准备具有彼此相对的第一主面(11a)和第二主面(11b)的半导体基板(11)。半导体基板(11)具有第一导电型的第一半导体区域(13)。半导体基板(11)在第二主面(11b)侧具有形成与第一半导体区域(13)构成pn结的第二导电型的多个第二半导体区域(15)的多个预定区域(PR)。纹理区域形成于第二主面(11b)中的多个预定区域(PR)中包含的面。在形成纹理区域后，多个第二半导体区域(15)形成于多个预定区域(PR)。第一主面(11a)为朝向半导体基板的光入射面。
-
公开(公告)号：CN106663641A
公开(公告)日：2017-05-10
申请号：CN201580042313.6
申请日：2015-08-05
Applicant: 浜松光子学株式会社
CPC classification number: H01L24/73 , H01L23/12 , H01L23/15 , H01L23/49811 , H01L23/49827 , H01L24/03 , H01L24/05 , H01L24/13 , H01L24/27 , H01L24/29 , H01L24/32 , H01L24/83 , H01L31/02002 , H01L31/0203 , H01L31/02161 , H01L31/022408 , H01L31/103 , H01L2224/0347 , H01L2224/04026 , H01L2224/05082 , H01L2224/05166 , H01L2224/05169 , H01L2224/05171 , H01L2224/05644 , H01L2224/05669 , H01L2224/13111 , H01L2224/13144 , H01L2224/26145 , H01L2224/26175 , H01L2224/2747 , H01L2224/28105 , H01L2224/29011 , H01L2224/29013 , H01L2224/29018 , H01L2224/29083 , H01L2224/291 , H01L2224/29144 , H01L2224/29166 , H01L2224/29169 , H01L2224/29171 , H01L2224/32225 , H01L2224/73103 , H01L2224/83191 , H01L2224/83192 , H01L2224/83365 , H01L2224/83385 , H01L2224/83444 , H01L2224/83469 , H01L2224/83815 , H01L2924/014 , H01L2924/12042 , H01L2924/12043 , H01L2924/0105 , H01L2924/00014
Abstract: 本发明的电子部件(1A)包含基板(10)、多层导电性金属材料层(21、22、23)的层叠体(20)、由Au‑Sn合金焊料构成的焊料层(30)。层叠体(20)配置于基材(10)上。焊料层(30)配置于层叠体(20)上。作为构成最外层的导电性金属材料层(23)，层叠体(20)具有由Au构成的表面层。表面层包含供配置焊料层(30)的焊料层配置区域(23a)、及不配置焊料层(30)的焊料层非配置区域(23b)。焊料层配置区域(23a)与焊料层非配置区域(23b)空间性地隔开。
-
-
-
-
-
-
-
-
-
Search Results
13
records
(took 0.022 seconds)
