-
公开(公告)号：CN115050810A
公开(公告)日：2022-09-13
申请号：CN202210754539.0
申请日：2022-06-30
申请人： 电子科技大学 , 电子科技大学重庆微电子产业技术研究院
IPC分类号： H01L29/06 , H01L29/739
摘要： 本发明涉及一种具有PN结接触的平面栅SJ IGBT器件，属于功率半导体器件技术领域。本发明通过在传统的平面栅SJ IGBT器件JFET区引入P型环区，并将该P型环区与发射极金属通过多晶硅PN结连接。导通状态下，P型环区与发射极之间由多晶硅的PN结形成势垒，低的正向导通压降不足以使该PN结正向导通，因此不会影响器件的导通状态；阻断状态下，P型环区反偏，多晶硅的PN结结构被P型环区所屏蔽，不会影响器件的阻断状态；关断过程中，随着集电极电压的上升，该PN结势垒降低并正向导通，为空穴的抽取提供了额外的通路，加快了漂移区载流子的抽取速度，提高了平面栅SJIGBT器件的开关速度，降低了器件的关断损耗。
-
公开(公告)号：CN115020475A
公开(公告)日：2022-09-06
申请号：CN202210754547.5
申请日：2022-06-30
申请人： 电子科技大学 , 电子科技大学重庆微电子产业技术研究院
IPC分类号： H01L29/06 , H01L29/47 , H01L29/739
摘要： 本发明涉及一种具有肖特基接触的平面栅SJ IGBT器件，属于功率半导体器件技术领域。本发明通过在传统的平面栅SJ IGBT器件JFET区引入P型环区，并将P型环区和发射极金属连接形成肖特基接触，在P型环区和发射极金属之间形成了空穴势垒。器件通态时，该势垒阻挡了空穴直接从P型环区流向发射极，保证了器件阴极侧的载流子浓度；关断过程中，P型环区和发射极金属形成了新的空穴抽取路径，加快了漂移区多余少数载流子的抽取，提高了器件的关断速度，降低了器件的关断损耗。
-
公开(公告)号：CN118299426A
公开(公告)日：2024-07-05
申请号：CN202410450640.6
申请日：2024-04-15
申请人： 电子科技大学 , 四川广义微电子股份有限公司
IPC分类号： H01L29/78 , H01L29/40 , H01L29/06 , H01L21/336
摘要： 本发明提供一种具有双层场板的双沟槽SGT器件及制备方法，包括N+衬底、金属化漏极、N‑漂移区、金属化源极、屏蔽栅沟槽、控制栅沟槽、N+源区、P+重掺杂区、P型体区；本发明所提供的SGT结构具有双层场板结构，整体电场形状更接近矩形，优化导通电阻与击穿电压之间的关系。同时，第一场板与第二场板包含两种不同掺杂的多晶硅，所形成的多晶硅PN结引入了多晶硅PN结耗尽区电容，与器件原有的输出电容串联，整体输出电容减小。
-
公开(公告)号：CN115425077A
公开(公告)日：2022-12-02
申请号：CN202211032409.2
申请日：2022-08-26
申请人： 电子科技大学
IPC分类号： H01L29/778 , H01L29/06
摘要： 本发明属于功率半导体技术领域，具体为一种内置RC回路的GaN HEMT功率器件。本发明在确保一定P‑GaN层厚度、将二维电子耗尽实现GaN变成增强型的基础上，在P‑GaN层和金属化栅极之间映入n型掺杂的GaN，p型掺杂的GaN。改变了传统结构上GaN本征电容和边缘电容。采用该结构可以有效的提高栅电阻，同时在栅源和栅漏侧有效的增加边缘电容，形成一个内置的RC吸收器，可以有效解决了GaN目前外加RC电路带来的损耗和效率下降的问题。同时使得GaN器件自身具有一定的抗EMI特性。
-
公开(公告)号：CN115394756A
公开(公告)日：2022-11-25
申请号：CN202211052581.4
申请日：2022-08-31
申请人： 电子科技大学
IPC分类号： H01L23/544 , H01L29/739 , H01L27/07 , G01R19/00 , G01R31/26
摘要： 本发明提供具有电压检测功能的功率半导体器件，包括：集成在同一衬底上的功率IGBT器件、过渡区器件和IGBT电压检测器件；可以通过检测电压引出端得到与功率IGBT器件集电极电压变化趋势相同的电压，及时反馈，且不用额外增加器件的面积。采用与器件同一套工艺流程集成电压检测结构，电压检测结构与原器件的兼容性好，不需要额外的电压检测电路，能减小整体面积，降低功耗成本。同时，集成在IGBT电压检测器件区的电压检测电容与寄生电容并联能够保证采样点电压更低，兼容更低压的模拟控制电路对采样信号进行处理，进一步优化了设计成本和器件兼容性。
-
公开(公告)号：CN109768089B
公开(公告)日：2021-04-13
申请号：CN201910062554.7
申请日：2019-01-23
申请人： 电子科技大学
IPC分类号： H01L29/78 , H01L29/40 , H01L29/423
摘要： 本发明提供一种基于SenseFET的压控采样器件，第二导电类型半导体漂移区上表面设有第一个第一导电类型半导体采样电压控制区和第二个第一导电类型半导体采样电压控制区，第一个第一导电类型半导体采样电压控制区和第二个第一导电类型半导体采样电压控制区位于第一导电类型半导体掺杂区的右侧、第二导电类型半导体掺杂区的左侧，第一个第一导电类型半导体采样电压控制区和第二个第一导电类型半导体采样电压控制区之间具有电压感测电极；本发明器件在开启周期可通过栅极实现采样电流的可控性，关断周期可以实现芯片自供电，在实现原有电流采样功能的基础上，器件在导通过程中可以实现从低电压到高电压瞬态的电压跟随，以检测漏极电压的变化，且采样电压的采样比可控。
-
公开(公告)号：CN110277443B
公开(公告)日：2021-02-12
申请号：CN201910573313.9
申请日：2019-06-28
申请人： 电子科技大学
IPC分类号： H01L29/739 , H01L29/06 , H01L27/02
摘要： 本发明属于功率半导体技术领域，具体涉及一种具有PNP穿通三极管的沟槽栅IGBT器件，本发明在分立浮空pbody区内对称的沟槽介质层之间，通过P型第二集电区、N型第二基区与分立浮空pbody区形成PNP穿通型三极管；器件正向导通时，PNP三极管不发生穿通，并储存空穴增强电导调制，由N+多晶硅、P+多晶硅形成的二极管进一步减小泄露电流；关断时PNP三极管穿通，提供空穴泄放通道，降低关断时间，提高P‑base区域抗闩锁能力；同时沟槽介质层避免了PNP三极管发生闩锁，达到在不影响其他电学特性的情况下，降低了开关时间和开关损耗；器件处于阻断状态下，PNP三极管穿通，增加了器件耐压能力。
-
公开(公告)号：CN109742139A
公开(公告)日：2019-05-10
申请号：CN201910061974.3
申请日：2019-01-23
申请人： 电子科技大学
IPC分类号： H01L29/739
摘要： 本发明提供一种基于LIGBT的单栅控制电压电流采样器件，其元胞结构包括第一导电类型半导体衬底、衬底电极、外延氧化层、第二导电类型半导体漂移区、第二导电类型半导体掺杂区、第一导电类型半导体阳极区、第一金属电极、第一导电类型半导体体区、氧化层、金属栅极、第一导电类型半导体掺杂区、第二导电类型半导体阴极区、第一导电类型半导体掺杂区、第二导电类型半导体掺杂区、第一导电类型半导体阴极区、第三金属电极、第四金属电极、第五金属电极、第二金属电极，器件在导通状态可以实现对流经器件的电流进行采样，关断瞬态可以实现对阳极电压的检测，电流采样与电压采样交替进行，且采样精度高，采样比可控。
-
公开(公告)号：CN117219664A
公开(公告)日：2023-12-12
申请号：CN202311122045.1
申请日：2023-08-31
申请人： 电子科技大学
IPC分类号： H01L29/739 , H01L27/02
摘要： 本发明提供一种具有陷阱层的IGBT版图结构，相较于传统版图设计，该方案通过陷阱注入的方式增加了背面有陷阱层的P型集电极区域，从而使RC‑IGBT区域面积占比增加，RC‑IGBT区域包括背面无陷阱层的P型集电极区域和背面N型集电极区域，同时也可以缩小背面N型集电极区域的间隔距离，加快器件关断过程中的电子抽取速度，提高器件的功率密度和电流分布均匀性。
-
公开(公告)号：CN117199119A
公开(公告)日：2023-12-08
申请号：CN202311116394.2
申请日：2023-08-31
申请人： 电子科技大学
IPC分类号： H01L29/739 , H01L21/331 , H01L29/423 , H01L29/06
摘要： 本发明提供一种新型IGBT器件，其包括至少一个元胞，元胞包括正面电极(阴极电极)、背面电极(阳极电极)以及位于两电极之间的半导体单元，半导体单元可以包括基区接触、源区接触、隔离介质、栅极结构、浮空基区、基区、漂移区、截止区、集电区、阳极栅结构、陷阱区、截止区接触。通过阳极的陷阱区和阳极栅结构对漂移区内的载流子分布的影响，在正向导通状态下导通压降变化不大，反向关断状态下等效增加截止区厚度，提升了器件耐压；同时在关断过程中，阳极栅结构与陷阱区提供的额外抽取通路提高了器件关断速度，显著降低了拖尾电流，减小关断功耗。
-
-
-
-
-
-
-
-
-
搜索结果
49 条记录 (耗时 0.025 秒)
