公开(公告)号：CN108321116A

公开(公告)日：2018-07-24

申请号：CN201710036189.3

申请日：2017-01-17

申请人： 联华电子股份有限公司

发明人： 徐尉伦 ,  巩永谦 ,  叶铭琮 ,  刘彦秀 ,  吕安泰 ,  许尧壁 ,  龚吉富

IPC分类号： H01L21/762

CPC分类号： H01L27/0922 ,  H01L21/761 ,  H01L21/76224 ,  H01L21/823481 ,  H01L21/823878 ,  H01L21/823892 ,  H01L29/7813 ,  H01L21/762

摘要： 本发明公开一种具有半导体元件的集成电路结构及其制造方法。该集成电路结构包括：一基板，具有相对的一顶表面和一底表面，且基板具有多个区域；多个半导体元件形成于基板，且分别位于不同区域内，和一超深沟槽隔离结构，形成于基板内且围绕各个区域的周围，以隔离位于不同区域的该些半导体元件。其中超深沟槽隔离结构自基板的顶表面延伸至底表面而穿过基板。

公开(公告)号：CN100565923C

公开(公告)日：2009-12-02

申请号：CN200710128375.6

申请日：2007-07-10

申请人： 联华电子股份有限公司

发明人： 吴荣宗 ,  陈冠全 ,  戴炘 ,  吕安泰 ,  张堡安

IPC分类号： H01L29/78 ,  H01L21/336

摘要： 本发明提出一种高压金属氧化物半导体晶体管，其包括掺杂衬底、两个第一隔离结构、栅极结构、源极区、漏极区、两个第二隔离结构以及两个漂移区。其中，两个第一隔离结构分别配置于掺杂衬底中。栅极结构配置于部分两个第一隔离结构及其之间的掺杂衬底上。源极区与漏极区分别配置于两个第一隔离结构一侧的掺杂衬底中。两个第二隔离结构分别配置于两个第一隔离结构下方，而第二隔离结构的上表面小于第一隔离结构的下表面。两个漂移区分别配置于掺杂衬底中，且将源极区与漏极区、两个第一隔离结构以及两个第二隔离结构包围起来。

公开(公告)号：CN101345258A

公开(公告)日：2009-01-14

申请号：CN200710128375.6

申请日：2007-07-10

申请人： 联华电子股份有限公司

发明人： 吴荣宗 ,  陈冠全 ,  戴炘 ,  吕安泰 ,  张堡安

IPC分类号： H01L29/78 ,  H01L21/336

摘要： 本发明提出一种高压金属氧化物半导体晶体管，其包括掺杂基底、两个第一隔离结构、栅极结构、源极区、漏极区、两个第二隔离结构以及两个漂移区。其中，两个第一隔离结构分别配置于掺杂基底中。栅极结构配置于部分两个第一隔离结构及其之间的掺杂基底上。源极区与漏极区分别配置于两个第一隔离结构一侧的掺杂基底中。两个第二隔离结构分别配置于两个第一隔离结构下方，而第二隔离结构的上表面小于第一隔离结构的下表面。两个漂移区分别配置于掺杂基底中，且将源极区与漏极区、两个第一隔离结构以及两个第二隔离结构包围起来。