公开(公告)号：CN118782614A

公开(公告)日：2024-10-15

申请号：CN202410855907.X

申请日：2024-06-28

申请人： 西安电子科技大学 ,  西安电子科技大学广州研究院

发明人： 罗诗文 ,  何佳琦 ,  李晓燕 ,  董高峰 ,  冯欣 ,  杜航海 ,  侯松岩 ,  邢伟川 ,  张进成 ,  郝跃

IPC分类号： H01L27/092 ,  H01L21/8238 ,  H01L21/363

摘要： 本发明公开了一种基于还原技术实现的SnOx基反相器结构和制备方法。所述SnOx基反相器的器件结构包括:衬底；PMOS沟道层，NMOS沟道层，位于所述衬底上；PMOS漏电极，PMOS栅电极，PMOS源电极，位于所述PMOS沟道层上；NMOS漏电极，NMOS栅电极，NMOS源电极，位于所述NMOS沟道层上；保护介质层，位于所述NMOS沟道层、NMOS漏电极、NMOS源电极、NMOS栅电极上。所述制备方法包括在衬底层上淀积n型SnO2，对部分SnO2进行还原处理，形成SnO，呈现p型特性，进而基于所获得的n型SnO2和p型SnO进行栅、漏、源电极制备，获得SnOx基反相器。本发明的SnOx基反相器工艺步骤简单、制作成本低，性价比较高。

公开(公告)号：CN118738116A

公开(公告)日：2024-10-01

申请号：CN202411108868.3

申请日：2024-08-13

申请人： 西安电子科技大学 ,  西安电子科技大学广州研究院

发明人： 董高峰 ,  刘志宏 ,  唐从威 ,  许美 ,  邢伟川 ,  周瑾 ,  冯欣 ,  张进成 ,  郝跃

IPC分类号： H01L29/778 ,  H01L21/335

摘要： 本发明公开了一种数字刻蚀凹槽栅增强型GaN HEMT器件及其制备方法，该器件自下而上包括依次叠加设置的衬底层、III‑N复合缓冲层、GaN沟道层、III‑N势垒层；III‑N势垒层上设有源电极、漏电极以及自其表面向内部延伸的凹槽，凹槽内覆盖有栅电极；GaN沟道层和III‑N势垒层形成异质结，GaN沟道层和III‑N势垒层形成的异质结界面且靠近GaN沟道层的一侧形成二维电子气沟道；源电极和漏电极均与二维电子气沟道形成欧姆接触，栅电极与二维电子气沟道形成肖特基接触；本发明通过采用槽栅结构，增大栅极与沟道的接触面积，增强栅极对二维电子气沟通的控制能力；通过采用数字刻蚀工艺成功制得表面平整度好的凹槽结构，实现对刻蚀深度的有效调控，避免刻蚀损伤，最终提高器件的稳定性。

公开(公告)号：CN117832261A

公开(公告)日：2024-04-05

申请号：CN202410055963.5

申请日：2024-01-15

申请人： 西安电子科技大学 ,  西安电子科技大学广州研究院

发明人： 董高峰 ,  刘志宏 ,  何佳琦 ,  李妍仪 ,  邢伟川 ,  周瑾 ,  杨伟涛 ,  冯欣 ,  张进成 ,  郝跃

IPC分类号： H01L29/423 ,  H01L29/778 ,  H01L21/335 ,  H01L29/06 ,  H01L29/20

摘要： 一种具有P型GaN栅增强型GaN晶体管结构及其制备方法，其结构包括自下而上依次设置的衬底层、III‑N复合缓冲层、GaN沟道层、III‑N势垒层，在III‑N势垒层上设置有直角梯形P型GaN栅、源电极和漏电极，P型GaN栅顶面设置栅金属电极；方法包括先在衬底层上依次生长III‑N复合缓冲层、GaN沟道层、III‑N势垒层和P型GaN层材料，再制备具有小底切角的光刻胶图案，并刻蚀掉没有光刻胶图案的P型GaN层材料，得到一侧为斜坡的直角梯形P型GaN栅，最后在III‑N势垒层表面制备源电极和漏电极，并在P型GaN栅顶面制备栅金属电极；P型GaN栅实现了增强型工作，且其单端倾斜结构的设计，减少了栅漏之间的局域电场尖峰，从而增强了器件的击穿电压，抑制了器件的电流崩塌效应，提高了器件的可靠性。

公开(公告)号：CN118136663A

公开(公告)日：2024-06-04

申请号：CN202410273491.0

申请日：2024-03-11

申请人： 西安电子科技大学 ,  西安电子科技大学广州研究院

发明人： 许美 ,  刘志宏 ,  徐美 ,  董高峰 ,  邢伟川 ,  周瑾 ,  杨伟涛 ,  张苇杭 ,  张进成 ,  郝跃

IPC分类号： H01L29/778 ,  H01L29/06 ,  H01L29/10 ,  H01L29/207 ,  H01L29/201 ,  H01L29/20 ,  H01L21/335

摘要： 一种氮极性增强型氮化镓高电子迁移率晶体管结构及其制备方法，晶体管结构自下而上依次包括：衬底、复合缓冲层、渐变势垒层、势垒层、沟道层，沟道层上设置有钝化层、再生长层及顶层，顶层与再生长层被钝化层隔离开，再生长层上设置有源电极及漏电极，顶层上设置有栅电极，栅电极布设于源电极及漏电极之间；制备方法包括：在衬底层上依次外延生长复合缓冲层、渐变势垒层、势垒层和沟道层，在沟道层表面进行台面刻蚀隔离，直至将二维电子气刻断，再在沟道层表面外延生长再生长层和顶层，在再生长层表面制备源极和漏极，在顶层表面制备栅极，最后在器件表面制备钝化层，并刻蚀窗口；实现了器件增强型工作，并能保持高栅极电容、高栅控能力。

公开(公告)号：CN117038669A

公开(公告)日：2023-11-10

申请号：CN202310905376.6

申请日：2023-07-21

申请人： 西安电子科技大学

发明人： 刘志宏 ,  罗诗文 ,  李晓燕 ,  董高峰 ,  杜航海 ,  邢伟川 ,  张苇杭 ,  周弘 ,  张进成 ,  郝跃

IPC分类号： H01L27/06 ,  H01L23/48 ,  H01L21/8252 ,  H01L21/768

摘要： 本发明公开了氮化镓和砷化镓三维异质集成射频芯片结构，包括依次连接的氮化镓衬底层、氮化镓介质层、砷化镓介质层、砷化镓衬底层，氮化镓介质层、砷化镓介质层内均开设介质孔，氮化镓介质层、砷化镓介质层之间连接键合金属触点，氮化镓介质层连接氮化镓器件电极，砷化镓介质层连接砷化镓器件电极，氮化镓衬底层、砷化镓衬底层上均开设背通孔，氮化镓衬底层连接氮化镓衬底背金属，砷化镓衬底层连接砷化镓衬底上表面电极，氮化镓器件电极与砷化镓器件电极通过介质通孔、键合金属触点互联，且通过两个背通孔与氮化镓衬底背金属、砷化镓衬底上表面电极互联。能够实现高密度、高性能、多功能的氮化镓与砷化镓异质集成射频芯片。