公开(公告)号：CN116426898A

公开(公告)日：2023-07-14

申请号：CN202310422945.1

申请日：2023-04-14

申请人： 西安电子科技大学芜湖研究院

发明人： 常娟雄 ,  王一 ,  杨林安 ,  黄永 ,  卢灏 ,  陈兴 ,  吴勇 ,  王东 ,  韩超 ,  陈财 ,  龚子刚 ,  万坤 ,  董栩婷 ,  邵语嫣 ,  陆俊 ,  薛荣宇 ,  何祺伟 ,  解靖飞 ,  王亦飞 ,  张畅

IPC分类号： C23C16/34 ,  C23C16/04 ,  C23C16/44 ,  B82Y30/00 ,  B82Y40/00

摘要： 本发明公开了一种氮化镓的外延生长方法及氮化镓外延层的制备方法，其中氮化镓的外延生长方法包括如下步骤：在衬底上生长多孔氧化铝掩膜层；多孔氧化铝掩膜层内的纳米孔贯穿多孔氧化铝掩膜层；在多孔氧化铝掩膜层内的纳米孔内生长氮化铝填充层；去除氧化铝掩膜层；在氮化铝填充层内以及氮化铝填充层上生长氮化镓缓冲层；在氮化镓缓冲层生长氮化镓外延层。本发明中的方法，将大量位错终止在氮化铝填充层与氮化镓缓冲层的界面处，提高生长于氮化镓缓冲层上的氮化镓外延层的质量。

公开(公告)号：CN116798855A

公开(公告)日：2023-09-22

申请号：CN202310751770.9

申请日：2023-06-25

申请人： 西安电子科技大学芜湖研究院

发明人： 常娟雄 ,  王一 ,  黄永 ,  杨林安 ,  卢灏 ,  邵语嫣 ,  陈兴 ,  吴勇 ,  王东 ,  陆俊 ,  王亦飞 ,  台运涛 ,  何祺伟 ,  张畅 ,  解靖飞 ,  龚子刚 ,  薛荣宇

IPC分类号： H01L21/02

摘要： 本发明公开了一种氮化镓外延层的制备方法，该方法包括如下步骤：在衬底上生长第一氮化铝掩膜层，第一氮化铝掩膜层内包含若干第一氮化铝柱；在第一氮化铝掩膜层上生长第二氮化铝掩膜层，第二氮化铝掩膜层中的第二氮化铝柱为在第一氮化铝柱上成核生长，且相邻第二氮化铝柱之间的间距随着远离第一氮化铝柱逐渐减小；第二氮化铝掩膜层的生长温度高于第一氮化铝掩膜层的生长温度；在第二氮化铝掩膜层上生长氮化镓外延层；将氮化镓外延层自衬底上剥离。本发明中的方法，能够有效减少了衬底向外延层贯穿的穿透位错，缓解氮化镓外延冷却过程中的拉应力，且实现难度较低、时间较短、成本较低。

公开(公告)号：CN117833848A

公开(公告)日：2024-04-05

申请号：CN202410023372.X

申请日：2024-01-05

申请人： 西安电子科技大学芜湖研究院 ,  西安电子科技大学

发明人： 陈志鹏 ,  翟世奇 ,  吴勇 ,  王东 ,  杨林安

IPC分类号： H03H5/12 ,  H03M1/08 ,  H03M1/34

摘要： 本发明涉及一种基于电容堆叠的滤波器，包括：输入驱动电路、积分电路和电容堆叠电路；所述输入驱动电路的输入端接入差分输入信号，所述输入驱动电路的差分输出端连接所述积分电路的差分输入端；所述积分电路的差分输出端连接所述电容堆叠电路的差分输入端；所述积分电路还接入共模电压VCM、时钟信号RSTN、时钟信号φ1和时钟信号φ2；所述电容堆叠电路还接入所述共模电压VCM、时钟信号φ3和时钟信号φ4。上述方案以输入驱动电路的方式采集剩余电压，避免了电容直接相连因电容分压造成的误差，并以电容连接共模电压的方式取代接地，减小了电压变化幅度，提高了充放电速度，用电容堆叠电路进行电荷累加，避免了电压相加产生引入的噪声，提高了滤波能力。