-
公开(公告)号：CN117476557A
公开(公告)日：2024-01-30
申请号：CN202311460344.6
申请日：2023-11-01
申请人： 西安电子科技大学芜湖研究院
IPC分类号： H01L21/8238 , H01L21/8252 , H01L27/092
摘要： 本发明公开了一种CFET的制备方法及器件，其中的方法包括如下步骤：刻蚀GaN外延片，形成阻断GaN外延层中载流子流动的隔离槽；刻蚀去除NFET生长区域中的第一源极区域和第一漏极区域的P‑GaN层，并对应生长第一源极和第一漏极；对NFET生长区域中的第一栅源之间区域和第一栅漏之间区域以及PFET生长区域中的第二栅极区域的P‑GaN层进行氢等离子体注入，以在这些区域形成i‑GaN层；在第二栅极区域的i‑GaN层上生长栅极介质层；分别在NFET生长区域中的第一栅极区域、PFET生长区域中的第二源极区域、第二漏极区域和第二栅极区域生长第一栅极、第二源极、第二漏极和第二栅极。本发明中的方法，能够提高制备得到的CFET器件的性能，且工艺流程简单。
-
公开(公告)号：CN117169672A
公开(公告)日：2023-12-05
申请号：CN202311058110.9
申请日：2023-08-21
申请人： 西安电子科技大学芜湖研究院
摘要： 本发明公开了氮化镓器件工作性能测试模型构建方法及性能测试方法，其中的氮化镓器件工作性能测试模型构建方法，包括如下步骤：获取氮化镓器件样本在不同氮化镓沟道温度下的沟道A1(LO)耦合模的峰位，得到多个数据对；根据多个数据对拟合得到氮化镓器件样本的沟道温度与沟道A1(LO)耦合模的峰位之间的拟合曲线；根据拟合曲线得到氮化镓器件样本的沟道温度与沟道A1(LO)耦合模的峰位之间的第一关系函数；获取氮化镓器件样本的沟道A1(LO)耦合模的频率和沟道载流子之间的第二关系函数，完成测试模型的构建。通过本发明中的方法构建得到的模型，能够得到较为准确的氮化镓器件工作状态下的沟道温度数据和沟道载流子浓度。
-
公开(公告)号：CN115565875A
公开(公告)日：2023-01-03
申请号：CN202211216647.9
申请日：2022-09-30
申请人： 西安电子科技大学芜湖研究院
IPC分类号： H01L21/335 , H01L29/778
摘要： 本发明公开了一种氮化镓基材料的表面处理方法及器件的制备方法，氮化镓基材料的表面处理方法，包括如下步骤：在氮化镓基材料的结构层表面生长氧化物保护膜，得到第一中间结构层；对第一中间结构层的表面进行氢离子气体处理，得到第二中间结构层；刻蚀去除第二中间结构层中的氧化物保护膜。本发明中的方法，能够有效降低氮化镓基材料的结构层的表面态，提高其电学性能。
-
公开(公告)号：CN116779713A
公开(公告)日：2023-09-19
申请号：CN202310751771.3
申请日：2023-06-25
申请人： 西安电子科技大学芜湖研究院
IPC分类号： H01L31/111 , H01L31/0352 , H01L31/0216 , H01L31/18
摘要： 本发明公开了一种光电探测器及其制备方法，其中的光电探测器包括：衬底以及依次设置于衬底上的缓冲层和沟道层；势垒层，设置于沟道层上，势垒层包括分别覆盖沟道层上的阴极位置区域和阳极位置区域的第一子势垒层和第二子势垒层，以及位于第一子势垒层和第二子势垒层之间且分别与第一子势垒层和第二子势垒层相连的第三子势垒层和第四子势垒层；第一钝化隔离层，填充于势垒层中的间隙内；阴电极和阳电极，分别设置于第一子势垒层和第二子势垒层上；空穴传输层，设置于阴电极以及第一钝化隔离层上，且空穴传输层与阳电极之间具有隔离间隙；透明导电层，设置于空穴传输层上。本发明中的光电探测器，暗电流较小，探测性能较高。
-
公开(公告)号：CN116722850A
公开(公告)日：2023-09-08
申请号：CN202310585892.5
申请日：2023-05-23
申请人： 西安电子科技大学芜湖研究院
IPC分类号： H03K17/14 , H03K17/687
摘要： 本发明公开了一种功率管栅极驱动装置及器件，其中的功率管栅极驱动装置，包括：驱动模块，输出端与功率管的栅极相连接，用以输出驱动电压至功率管的栅极控制功率管的开启；感温保护模块，包括温度感应电路和过温保护电路，温度感应电路用于感应功率管的运行温度并输出对应的感应电压，过温保护电路用于比较感应电压和预设基准电压，并在感应电压低于预设基准电压时输出保护电压。本发明中的驱动装置，能够实时监测功率管的温度，及时发现过热，防止功率管过热造成功率管所在的整个电路系统被破坏。
-
公开(公告)号：CN116845111A
公开(公告)日：2023-10-03
申请号：CN202310822885.2
申请日：2023-07-05
申请人： 西安电子科技大学芜湖研究院
IPC分类号： H01L29/872 , H01L29/06 , H01L21/329 , H01L29/20
摘要： 本发明公开了一种双终端氮化镓基二极管及其制备方法，其中的器件包括：衬底以及设置于衬底上的缓冲层、沟道层和势垒层；P‑GaN双终端层，设置于势垒层上除阴极位置区域和阳极位置区域以外区域；P‑GaN双终端层包括分别设置于第一区域和第二区域的第一终端和第二终端，第一区域为P‑GaN双终端层靠近阳极位置区域的端部中的部分区域，第二区域为除第一区域以外的区域；第二终端为对第二区域的P‑GaN材料进行等离子体处理后得到；阴电极，设置于势垒层上的阴极位置区域；阳电极，设置于势垒层上的阳极位置区域，并与第一终端和第二终端均电接触。本发明中的器件，正向工作时电流密度较高、开启电压较低，反向工作时漏电电流较小、击穿电压较高。
-
公开(公告)号：CN116426898A
公开(公告)日：2023-07-14
申请号：CN202310422945.1
申请日：2023-04-14
申请人： 西安电子科技大学芜湖研究院
发明人： 常娟雄 , 王一 , 杨林安 , 黄永 , 卢灏 , 陈兴 , 吴勇 , 王东 , 韩超 , 陈财 , 龚子刚 , 万坤 , 董栩婷 , 邵语嫣 , 陆俊 , 薛荣宇 , 何祺伟 , 解靖飞 , 王亦飞 , 张畅
摘要： 本发明公开了一种氮化镓的外延生长方法及氮化镓外延层的制备方法，其中氮化镓的外延生长方法包括如下步骤：在衬底上生长多孔氧化铝掩膜层；多孔氧化铝掩膜层内的纳米孔贯穿多孔氧化铝掩膜层；在多孔氧化铝掩膜层内的纳米孔内生长氮化铝填充层；去除氧化铝掩膜层；在氮化铝填充层内以及氮化铝填充层上生长氮化镓缓冲层；在氮化镓缓冲层生长氮化镓外延层。本发明中的方法，将大量位错终止在氮化铝填充层与氮化镓缓冲层的界面处，提高生长于氮化镓缓冲层上的氮化镓外延层的质量。
-
公开(公告)号：CN117613120A
公开(公告)日：2024-02-27
申请号：CN202311514753.X
申请日：2023-11-10
申请人： 西安电子科技大学芜湖研究院
IPC分类号： H01L31/0352 , H01L31/0216 , H01L31/109 , H01L31/0304 , H01L31/0328 , H01L31/18
摘要： 本发明公开了一种日盲光电探测器及其制备方法，其中的日盲光电探测器包括：衬底以及依次设置于衬底上的AlN缓冲层和GaN沟道层；AlGaN势垒层，设置于GaN沟道层上，且AlGaN势垒层和GaN沟道层之间形成二维电子气；AlGaN势垒层覆盖GaN沟道层上的阴极位置区域和阳极位置区域，并在阴极位置区域和阳极位置区域之间的区域形成叉指状结构；阴电极和阳电极，分别设置于阴极位置区域和阳极位置区域的AlGaN势垒层上；一维光子晶体层，设置于叉指状结构的AlGaN势垒层上。本发明中的日盲光电探测器，光生电流较高、响应度较高、暗电流较低，且成本较低。
-
公开(公告)号：CN116153780A
公开(公告)日：2023-05-23
申请号：CN202310036801.2
申请日：2023-01-10
申请人： 西安电子科技大学芜湖研究院
IPC分类号： H01L21/329 , H01L29/872 , H01L29/207
摘要： 本发明公开了一种肖特基二极管的制备方法及器件，其中的方法包括如下步骤：在衬底上生长半导体结构层；半导体结构层包括依次生长的高阻层、P型埋层、沟道层和势垒层；刻蚀半导体结构层，以在其两端分别形成到达P型埋层的第一生长台阶和第二生长台阶；在第一生长台阶处的P型埋层内注入阻挡离子形成离子注入区，离子注入区贯穿P型埋层并延伸至第一生长台阶外；分别在第一生长台阶和第二生长台阶上生长阴电极和阳电极。本发明中的方法，能够制备得到反向耐压值较高，漏电电流较低，且其结构简，内部各个结构层的结晶质量较高的肖特基二极管。
-
公开(公告)号：CN115763560A
公开(公告)日：2023-03-07
申请号：CN202211436315.1
申请日：2022-11-16
申请人： 西安电子科技大学芜湖研究院
IPC分类号： H01L29/778 , H01L21/335 , H01L29/06
摘要： 本发明公开了一种半导体器件及其制备方法，其中的器件包括：衬底以及设置于衬底上电子气结构层，电子气结构层包括沟道层和势垒层；电子气结构层具有晶体管区域、二极管区域和连通区域；晶体管区域和二极管区域之间形成有绝缘层，绝缘层刻断晶体管区域和二极管区域之间的二维电子气；欧姆电极，设置于连通区域的势垒层上；栅电极和源电极，均设置于晶体管区域的势垒层上，且源电极位于晶体管区域的远离连通区域的端部；阳电极，设置于二极管区域的势垒层上，且位于二极管区域的远离连通区域的端部；连接电极，设置于源电极和阳电极上，并与源电极以及阳电极电连接。本发明中的器件，实现了晶体管和二极管的集成，且可靠性较高，成本较低。
-
-
-
-
-
-
-
-
-
搜索结果
12 条记录 (耗时 0.035 秒)
