-
公开(公告)号：CN119835958A
公开(公告)日：2025-04-15
申请号：CN202411916543.8
申请日：2024-12-24
Applicant: 西安电子科技大学芜湖研究院
Abstract: 本发明公开了一种pGaN栅增强型器件及其自终止刻蚀方法，其自终止刻蚀方法包括：在衬底层上依次生长成核层、缓冲层、沟道层、势垒层、高Al组分层和p‑GaN层；刻蚀掉除栅电极区域外的p‑GaN层，以露出高Al组分层；对高Al组分层进行F等离子体表面处理，以在高Al组分层的上表面形成AlF3层；刻蚀器件两端源漏电极区域的AlF3层直至势垒层的上表面，并在势垒层的上表面形成源电极和漏电极；其中，源电极靠近p‑GaN层；剩余AlF3层作为钝化层以保护势垒层；在p‑GaN层的上表面形成栅电极。本发明有效改善了刻蚀后势垒层的表面粗糙度，同时有效抑制了器件的栅极泄漏电流。
-
公开(公告)号：CN118263307A
公开(公告)日：2024-06-28
申请号：CN202410197957.3
申请日：2024-02-22
Applicant: 西安电子科技大学芜湖研究院 , 西安电子科技大学
IPC: H01L29/778 , H01L29/06 , H01L21/335 , H01L21/56
Abstract: 本发明公开了一种p‑GaN栅增强型MIS‑HEMT器件及其制备方法，涉及半导体技术领域，包括：多层功能层；p型氮化镓层，位于多层功能层的一侧；源极和漏极，位于多层功能层的一侧，且源极和漏极分别位于p型氮化镓层的两侧，源极和漏极至少部分延伸至多层功能层中；介质层，覆盖源极、漏极、P型氮化镓层和暴露出来的多层功能层，介质层包括第一开口和第二开口，第一开口暴露出源极，第二开口暴露出漏极，介质层还包括凹槽，沿垂直于多层功能层的厚度的方向，凹槽的正投影与p型氮化镓层的正投影交叠；栅极，至少部分位于凹槽上，至少部分位于介质层上。本发明能够提升器件的长期可靠性。
-
公开(公告)号：CN118173596A
公开(公告)日：2024-06-11
申请号：CN202410249511.0
申请日：2024-03-05
Applicant: 西安电子科技大学芜湖研究院 , 西安电子科技大学
IPC: H01L29/778 , H01L21/329 , H01L29/423 , H01L29/51 , H01L29/06
Abstract: 本发明公开了一种p‑GaN栅增强型HEMT器件及其制备方法，涉及半导体晶体管技术领域。该器件包括由下而上依次层叠设置的衬底层、成核层、缓冲层、沟道层和势垒层，以及在势垒层的上表面依次间隔设置的源电极、p‑GaN栅和漏电极，p‑GaN栅包括第一部分和第二部分，第一部分和第二部分沿源电极和漏电极之间的连线方向间隔设置；该器件还包括第一介质层和第二介质层，第一介质层填充在第一部分和第二部分之间，第二介质层覆盖于势垒层的第一表面、p‑GaN栅的上表面、p‑GaN栅朝向源电极一侧的表面、p‑GaN朝向漏电极一侧的表面、源电极的上表面、源电极朝向p‑GaN栅一侧的表面、漏电极的上表面、漏电极朝向p‑GaN栅一侧的表面；第一介质层的材质为Al2O3，第二介质层的材质为Si3N4。
-
公开(公告)号：CN117038724A
公开(公告)日：2023-11-10
申请号：CN202311010013.2
申请日：2023-08-11
Applicant: 西安电子科技大学芜湖研究院
IPC: H01L29/778 , H01L23/31 , H01L21/335
Abstract: 本发明公开一种基于渐变超晶格空位缓冲层GaN基HEMT外延结构，属于半导体技术领域，包括从下至上依次设置的衬底、成核层、缓冲层、GaN沟道层、AlGaN层一、AlGaN层二、栅极边缘介质钝化层、源极和漏极，源极与漏极之间还设置有栅极、第二钝化层，在本发明中，在栅极边缘沉积介质钝化，可以改善栅极电流的泄漏，提高击穿特性；通过降低AlGaN势垒层顶部的Al组份来提高介电常数，降低了AlGaN材料顶部的极化电荷，使栅极靠近漏端的电场减小，栅极和漏极之间的电场分布更加均匀；上方的第二钝化层的张应力补偿下方的栅极边缘介质的压应力，并对沟道层施加微弱的张应力可以改善GaN沟道层的二维电子气浓度，同时可以改善器件的导通电阻、方块电阻等特性。
-
公开(公告)号：CN116169217A
公开(公告)日：2023-05-26
申请号：CN202211676284.7
申请日：2022-12-26
Applicant: 西安电子科技大学芜湖研究院
Abstract: 本发明公开了一种基于Mg扩散法的UV‑LED器件结构及其制备方法，涉及半导体领域，包括从下至上依次设置的衬底、氮化镓成核层、铝镓氮缓冲层、N型铝镓氮层、N型欧姆电极、多量子阱层、AlxGa1‑xN电子阻挡层、P‑AlGaN层、P‑GaN层、P‑GaN高掺杂层和P型欧姆电极，其中，还包括N型欧姆电极，本发明还公开了其制备方法，通过扩散的方式使得Mg更好地取代Ga位，减少了填充类型的Mg原子，使得并入的Mg原子大部分处在Ga位，提高了处于Ga位Mg原子的比例，Mg的电离率相应增加；取代Ga位的Mg比例增加，使得电离能低的Mg原子比例增加Mg的电离率相应的提高；而且Mg扩散法形成的重掺杂P‑GaN层的高空穴浓度有利于载流子隧穿，形成比接触电阻率低的欧姆接触。
-
Patent Agency Ranking
公开(公告)号：CN116153780A
公开(公告)日：2023-05-23
申请号：CN202310036801.2
申请日：2023-01-10
Applicant: 西安电子科技大学芜湖研究院
IPC: H01L21/329 , H01L29/872 , H01L29/207
Abstract: 本发明公开了一种肖特基二极管的制备方法及器件，其中的方法包括如下步骤：在衬底上生长半导体结构层；半导体结构层包括依次生长的高阻层、P型埋层、沟道层和势垒层；刻蚀半导体结构层，以在其两端分别形成到达P型埋层的第一生长台阶和第二生长台阶；在第一生长台阶处的P型埋层内注入阻挡离子形成离子注入区，离子注入区贯穿P型埋层并延伸至第一生长台阶外；分别在第一生长台阶和第二生长台阶上生长阴电极和阳电极。本发明中的方法，能够制备得到反向耐压值较高，漏电电流较低，且其结构简，内部各个结构层的结晶质量较高的肖特基二极管。
-
公开(公告)号：CN116072731A
公开(公告)日：2023-05-05
申请号：CN202310092540.6
申请日：2023-01-18
Applicant: 西安电子科技大学芜湖研究院
IPC: H01L29/78 , H01L29/06 , H01L29/423
Abstract: 本发明公开了一种基于十字形元胞布局的VDMOSFET器件，包括：N+衬底；N‑外延层漂移区，位于N+衬底上方；P阱，嵌入在N‑外延层漂移区上表面两侧；N+源区，嵌入在对应的P阱上表面内部；SiO2栅氧化层，位于N‑外延层漂移区上方，且覆盖部分P阱和N+源区；多晶硅栅，位于SiO2栅氧化层上方，并且多晶硅栅包括规则排列的多个单元胞，每个单元胞上开设有贯穿上下表面的十字型窗口；层间介质层，位于多晶硅栅外部并包裹多晶硅栅；源极，位于P阱、N+源区和层间介质层上方；并且源极与多晶硅栅通过层间介质层进行物理隔离；漏极，位于N+衬底下方，并与N+衬底形成欧姆接触。本发明能够有效缓解P阱边缘处电场集中问题，提高了器件的耐压特性。
-
公开(公告)号：CN115900996A
公开(公告)日：2023-04-04
申请号：CN202310141937.X
申请日：2023-02-13
Applicant: 西安电子科技大学芜湖研究院
Abstract: 本发明公开了一种半导体器件的温度测量方法，包括如下步骤：将荧光温敏材料与分散剂混合形成涂布溶液，并将涂布溶液涂敷于待检测器件的有源表面上；给待检测器件施加预设偏压，并获取荧光温敏材料在预设偏压下的荧光强度；根据荧光强度和荧光温敏材料的温敏荧光特性曲线得到待检测器件的有源表面温度；根据有源表面温度得到待检测器件内的空间电荷区处的温度。本发明中的方法，使用范围较广且温度检测精度较高。
-
公开(公告)号：CN115763560A
公开(公告)日：2023-03-07
申请号：CN202211436315.1
申请日：2022-11-16
Applicant: 西安电子科技大学芜湖研究院
IPC: H01L29/778 , H01L21/335 , H01L29/06
Abstract: 本发明公开了一种半导体器件及其制备方法，其中的器件包括：衬底以及设置于衬底上电子气结构层，电子气结构层包括沟道层和势垒层；电子气结构层具有晶体管区域、二极管区域和连通区域；晶体管区域和二极管区域之间形成有绝缘层，绝缘层刻断晶体管区域和二极管区域之间的二维电子气；欧姆电极，设置于连通区域的势垒层上；栅电极和源电极，均设置于晶体管区域的势垒层上，且源电极位于晶体管区域的远离连通区域的端部；阳电极，设置于二极管区域的势垒层上，且位于二极管区域的远离连通区域的端部；连接电极，设置于源电极和阳电极上，并与源电极以及阳电极电连接。本发明中的器件，实现了晶体管和二极管的集成，且可靠性较高，成本较低。
-
公开(公告)号：CN111584626B
公开(公告)日：2023-02-28
申请号：CN202010465629.9
申请日：2020-05-28
Applicant: 西安电子科技大学芜湖研究院
IPC: H01L29/778 , H01L29/06 , H01L21/335
Abstract: 本发明公开了一种增强型HEMT器件结构，属于微电子技术领域，包括从下至上依次排布的衬底、低温成核层、缓冲层、高阻层、沟道层、势垒层、插入层以及P‑型层，势垒层采用特定条件下生长的ALInN层，可以获得表面较为平坦的ALInN势垒层，从而获得较高的有效表面载流子浓度，插入层为MgN层，既可以有效抓捕ALInN层中的部分缺陷，也可以提高Mg的掺杂，采用特定的生长环境生长P‑型层，提高空穴浓度的同时实现稳定的阈值电压，较高的可靠性，从而提高了HEMT器件的工作效率。
-
-
-
-
-
-
-
-
-
Search Results
148
records
(took 0.05 seconds)
