-
公开(公告)号:CN114530375B
公开(公告)日:2024-05-10
申请号:CN202210141267.7
申请日:2022-02-16
Applicant: 西安电子科技大学芜湖研究院
IPC: H01L21/335 , H01L29/06 , H01L29/10 , H01L29/778
Abstract: 本发明公开了一种基于硅衬底的新型非平面沟道氮化镓HEMT的制备方法,涉及半导体技术领域,通过上述方法获得了器件,该器件包括衬底、AlN成核层、GaN缓冲层、GaN沟道层、AlGaN势垒层、源电极、漏电极、栅极以及钝化层。本发明提供的非平面沟道氮化镓HEMT不仅可以有效平滑沟道电场分布,有效抑制沟道尖峰电场强度,进而大幅改善器件击穿电压,而且可以保持低的沟道电阻,从而有效降低氮化镓HEMT的导通电阻。
-
公开(公告)号:CN114121655B
公开(公告)日:2023-08-25
申请号:CN202111355438.8
申请日:2021-11-16
Applicant: 西安电子科技大学芜湖研究院
IPC: H01L21/335 , H01L21/3065 , H01L29/06 , H01L29/778
Abstract: 本发明公开了一种基于增强型器件的自终止刻蚀方法,涉及半导体技术领域,通过上述方法获得了器件,该器件包括自下而上依次排布的衬底、AlN成核层、GaN缓冲层、GaN沟道层、AlN插入层、AlGaN势垒层、MgO层以及p‑GaN层,分布于两端的漏电极和源电极,设置于p‑GaN层顶部的栅电极,设置于p‑GaN层与漏电极之间的钝化层以及设置于GaN沟道层与AlN插入层之间的二维电子气,本发明中p‑GaN的表面粗糙度以及AlGaN势垒层过刻蚀的问题均得到有效改善,经过工艺的优化,AlGaN/GaN异质结的结晶质量也会有所改善,而且具备重复性好的特点,同时结合器件HEMT原有的高阈值电压、高击穿电压、高电流密度、以及优良的夹断特性。
-
公开(公告)号:CN115148810A
公开(公告)日:2022-10-04
申请号:CN202210784215.1
申请日:2022-06-28
Applicant: 西安电子科技大学芜湖研究院
IPC: H01L29/778 , H01L29/06 , H01L29/20 , H01L29/207 , H01L21/335
Abstract: 本发明公开了一种具有P型埋层的HEMT器件结构及其制备方法,涉及半导体技术领域,该器件包括从下至上依次设置的衬底、底部GaN缓冲层、顶部UID‑GaN缓冲层、GaN沟道层、AlGaN势垒层、Si3N4钝化层、设置于顶部UID‑GaN缓冲层两端的源极和漏极以及设置于AlGaN势垒层上的栅极,所述源极还与设置于顶部UID‑GaN缓冲层内的三层P型埋层相连,本发明在AlGaN/GaN异质结外延过程中采用碳掺杂的周期性GaN缓冲层作为底层GaN缓冲层,可有效抑制垂直方向上经由源极或漏极流向衬底的泄漏电流,减小底层GaN缓冲层位错密度,提高结晶质量,同样能减小流向底层GaN缓冲层的泄漏电流,具有与源极相连的三层P型埋层的HEMT器件结构,实现了击穿电压和导通电阻的折衷。
-
公开(公告)号:CN119677157A
公开(公告)日:2025-03-21
申请号:CN202411892947.8
申请日:2024-12-20
Applicant: 西安电子科技大学芜湖研究院 , 西安电子科技大学
Abstract: 本发明提供了一种无金欧姆接触电极及其制备方法。包括:从下至上依次设置的:衬底层、缓冲层、插入层、势垒层、GaN帽层以及钝化层;钝化层包括:第一钝化层和第二钝化层;第一钝化层和第二钝化层左右对称地设置于GaN帽层上表面的两侧;栅极设置于钝化层的上表面并部分覆盖第一钝化层和第二钝化层;缓冲层上表面的两侧对称设置有:第一n+‑InGaN层和第二n+‑InGaN层,且第一n+‑InGaN层和第二n+‑InGaN层与插入层、势垒层和GaN帽层的侧面接触;第一n+‑InGaN层的内部设置有源极;第二n+‑InGaN层内部设置有漏极;漏极和源极均包括:金属Ti层和金属TiN层;金属Ti层靠近衬底层设置。
-
公开(公告)号:CN114141767A
公开(公告)日:2022-03-04
申请号:CN202111419995.1
申请日:2021-11-26
Applicant: 西安电子科技大学芜湖研究院
IPC: H01L27/06 , H01L29/78 , H01L29/778 , H01L21/335 , H01L21/84 , H01L21/34
Abstract: 本发明公开了一种IGZO晶体管和GaN HEMT栅控电路的集成结构及其制备方法,涉及半导体技术领域,上述集成结构分为两个部分,其中一个部分是GaN HEMT结构,另外一个部分是IGZO晶体管,上述两各部分均生长于衬底(101)上,本发明基于GaN HEMT、IGZO晶体管和金刚石衬底生长的基础上,提出了一种在低压控制电路,将IGZO晶体管用于控制大功率GaN HEMT,并将它们集成在一个衬底上的集成栅控电路结构,GaN HEMT器件为大功率器件,如何散热保证其正常工作是一个研究的热点问题。金刚石材料导热性能良好,它引入作为衬底,能够较好地增强器件和电路的散热能力。
-
公开(公告)号:CN114121656B
公开(公告)日:2023-08-25
申请号:CN202111397485.9
申请日:2021-11-23
Applicant: 西安电子科技大学芜湖研究院
IPC: H01L21/335 , H01L29/06 , H01L29/10 , H01L29/205 , H01L29/207 , H01L29/778
Abstract: 本发明公开了一种基于硅衬底的新型HEMT器件的制备方法,涉及半导体技术领域,通过上述方法获得了器件,该器件包括衬底、AlN成核层、超晶格缓冲层、UID‑GaN层、GaN缓冲层、掺硅的AlGaN背势垒层、GaN沟道层、第二AlGaN势垒层、GaN沟道层、第一AlGaN势垒层、栅介质层、漏电极、源电极、栅极以及Si3N4钝化层,GaN缓冲层由UID‑GaN、掺碳GaN和掺铁GaN薄层周期性循环生长而成,本发明在AlGaN/GaN异质结外延过程中采用超晶格作为底层缓冲层,可以减少GaN材料与Si衬底的晶格不匹配,此外,通过在超晶格缓冲层上刻蚀大于或等于6个凹孔并在凹孔内填充UID‑GaN,可以进一步减少GaN材料与Si衬底晶格不匹配产生的应力,同时又能减少Si衬底外延时的翘曲以及电流崩塌,从而提高AlGaN/GaN HEMT器件的横向击穿电压。
-
公开(公告)号:CN114551239B
公开(公告)日:2024-03-29
申请号:CN202210151050.4
申请日:2022-02-14
Applicant: 西安电子科技大学芜湖研究院
IPC: H01L21/335 , H01L21/56 , H01L23/31 , H01L23/373 , H01L29/778
Abstract: 本发明公开了一种带有刻蚀保护层的金刚石基氮化镓器件的制备方法,涉及半导体技术领域,通过上述方法获得了器件,该器件包括金刚石衬底、第一衬底、低温氮化镓成核层、氮化镓缓冲层、氮化镓沟道层、铝镓氮势垒层、漏电极、源电极、栅电极、介质层和保护层,本发明可以有效解决刻蚀氮化镓带来的损伤,还可以改善金刚石与氮化镓之间的应力问题。以提升氮化镓功率器件散热能力。
-
公开(公告)号:CN114334838A
公开(公告)日:2022-04-12
申请号:CN202111487786.0
申请日:2021-12-07
Applicant: 西安电子科技大学芜湖研究院
IPC: H01L21/8258 , H01L27/06
Abstract: 本发明公开了一种带有pMOS栅极偏置控制电路和异质互连的GaN放大器的制备方法及器件,涉及半导体技术领域,本发明中采用BESOI衬底,能够有效地提高导热效率,增强导热性,降低寄生电容,有效降低器件结构的功耗等问题,具有一系列的优势,在本方案所设计的新结构上,由于减少了寄生电容,降低了功耗,漏电等瓶颈问题,所以,能够有效地增强GaN HEMT器件的放大效果,实现了更加优异的放大效能以及能够更好效果地使用pMOS栅极偏置控制电路。
-
公开(公告)号:CN114121656A
公开(公告)日:2022-03-01
申请号:CN202111397485.9
申请日:2021-11-23
Applicant: 西安电子科技大学芜湖研究院
IPC: H01L21/335 , H01L29/06 , H01L29/10 , H01L29/205 , H01L29/207 , H01L29/778
Abstract: 本发明公开了一种基于硅衬底的新型HEMT器件的制备方法,涉及半导体技术领域,通过上述方法获得了器件,该器件包括衬底、AlN成核层、超晶格缓冲层、UID‑GaN层、GaN缓冲层、掺硅的AlGaN背势垒层、GaN沟道层、第二AlGaN势垒层、GaN沟道层、第一AlGaN势垒层、栅介质层、漏电极、源电极、栅极以及Si3N4钝化层,GaN缓冲层由UID‑GaN、掺碳GaN和掺铁GaN薄层周期性循环生长而成,本发明在AlGaN/GaN异质结外延过程中采用超晶格作为底层缓冲层,可以减少GaN材料与Si衬底的晶格不匹配,此外,通过在超晶格缓冲层上刻蚀大于或等于6个凹孔并在凹孔内填充UID‑GaN,可以进一步减少GaN材料与Si衬底晶格不匹配产生的应力,同时又能减少Si衬底外延时的翘曲以及电流崩塌,从而提高AlGaN/GaN HEMT器件的横向击穿电压。
-
公开(公告)号:CN119835958A
公开(公告)日:2025-04-15
申请号:CN202411916543.8
申请日:2024-12-24
Applicant: 西安电子科技大学芜湖研究院
Abstract: 本发明公开了一种pGaN栅增强型器件及其自终止刻蚀方法,其自终止刻蚀方法包括:在衬底层上依次生长成核层、缓冲层、沟道层、势垒层、高Al组分层和p‑GaN层;刻蚀掉除栅电极区域外的p‑GaN层,以露出高Al组分层;对高Al组分层进行F等离子体表面处理,以在高Al组分层的上表面形成AlF3层;刻蚀器件两端源漏电极区域的AlF3层直至势垒层的上表面,并在势垒层的上表面形成源电极和漏电极;其中,源电极靠近p‑GaN层;剩余AlF3层作为钝化层以保护势垒层;在p‑GaN层的上表面形成栅电极。本发明有效改善了刻蚀后势垒层的表面粗糙度,同时有效抑制了器件的栅极泄漏电流。
-
-
-
-
-
-
-
-
-