一种基于增强型器件的自终止刻蚀方法及器件

    公开(公告)号:CN114121655B

    公开(公告)日:2023-08-25

    申请号:CN202111355438.8

    申请日:2021-11-16

    Abstract: 本发明公开了一种基于增强型器件的自终止刻蚀方法,涉及半导体技术领域,通过上述方法获得了器件,该器件包括自下而上依次排布的衬底、AlN成核层、GaN缓冲层、GaN沟道层、AlN插入层、AlGaN势垒层、MgO层以及p‑GaN层,分布于两端的漏电极和源电极,设置于p‑GaN层顶部的栅电极,设置于p‑GaN层与漏电极之间的钝化层以及设置于GaN沟道层与AlN插入层之间的二维电子气,本发明中p‑GaN的表面粗糙度以及AlGaN势垒层过刻蚀的问题均得到有效改善,经过工艺的优化,AlGaN/GaN异质结的结晶质量也会有所改善,而且具备重复性好的特点,同时结合器件HEMT原有的高阈值电压、高击穿电压、高电流密度、以及优良的夹断特性。

    一种具有P型埋层的HEMT器件结构及其制备方法

    公开(公告)号:CN115148810A

    公开(公告)日:2022-10-04

    申请号:CN202210784215.1

    申请日:2022-06-28

    Abstract: 本发明公开了一种具有P型埋层的HEMT器件结构及其制备方法,涉及半导体技术领域,该器件包括从下至上依次设置的衬底、底部GaN缓冲层、顶部UID‑GaN缓冲层、GaN沟道层、AlGaN势垒层、Si3N4钝化层、设置于顶部UID‑GaN缓冲层两端的源极和漏极以及设置于AlGaN势垒层上的栅极,所述源极还与设置于顶部UID‑GaN缓冲层内的三层P型埋层相连,本发明在AlGaN/GaN异质结外延过程中采用碳掺杂的周期性GaN缓冲层作为底层GaN缓冲层,可有效抑制垂直方向上经由源极或漏极流向衬底的泄漏电流,减小底层GaN缓冲层位错密度,提高结晶质量,同样能减小流向底层GaN缓冲层的泄漏电流,具有与源极相连的三层P型埋层的HEMT器件结构,实现了击穿电压和导通电阻的折衷。

    一种无金欧姆接触电极及其制备方法

    公开(公告)号:CN119677157A

    公开(公告)日:2025-03-21

    申请号:CN202411892947.8

    申请日:2024-12-20

    Abstract: 本发明提供了一种无金欧姆接触电极及其制备方法。包括:从下至上依次设置的:衬底层、缓冲层、插入层、势垒层、GaN帽层以及钝化层;钝化层包括:第一钝化层和第二钝化层;第一钝化层和第二钝化层左右对称地设置于GaN帽层上表面的两侧;栅极设置于钝化层的上表面并部分覆盖第一钝化层和第二钝化层;缓冲层上表面的两侧对称设置有:第一n+‑InGaN层和第二n+‑InGaN层,且第一n+‑InGaN层和第二n+‑InGaN层与插入层、势垒层和GaN帽层的侧面接触;第一n+‑InGaN层的内部设置有源极;第二n+‑InGaN层内部设置有漏极;漏极和源极均包括:金属Ti层和金属TiN层;金属Ti层靠近衬底层设置。

    一种基于硅衬底的新型HEMT器件的制备方法及器件

    公开(公告)号:CN114121656B

    公开(公告)日:2023-08-25

    申请号:CN202111397485.9

    申请日:2021-11-23

    Abstract: 本发明公开了一种基于硅衬底的新型HEMT器件的制备方法,涉及半导体技术领域,通过上述方法获得了器件,该器件包括衬底、AlN成核层、超晶格缓冲层、UID‑GaN层、GaN缓冲层、掺硅的AlGaN背势垒层、GaN沟道层、第二AlGaN势垒层、GaN沟道层、第一AlGaN势垒层、栅介质层、漏电极、源电极、栅极以及Si3N4钝化层,GaN缓冲层由UID‑GaN、掺碳GaN和掺铁GaN薄层周期性循环生长而成,本发明在AlGaN/GaN异质结外延过程中采用超晶格作为底层缓冲层,可以减少GaN材料与Si衬底的晶格不匹配,此外,通过在超晶格缓冲层上刻蚀大于或等于6个凹孔并在凹孔内填充UID‑GaN,可以进一步减少GaN材料与Si衬底晶格不匹配产生的应力,同时又能减少Si衬底外延时的翘曲以及电流崩塌,从而提高AlGaN/GaN HEMT器件的横向击穿电压。

    一种基于硅衬底的新型HEMT器件的制备方法及器件

    公开(公告)号:CN114121656A

    公开(公告)日:2022-03-01

    申请号:CN202111397485.9

    申请日:2021-11-23

    Abstract: 本发明公开了一种基于硅衬底的新型HEMT器件的制备方法,涉及半导体技术领域,通过上述方法获得了器件,该器件包括衬底、AlN成核层、超晶格缓冲层、UID‑GaN层、GaN缓冲层、掺硅的AlGaN背势垒层、GaN沟道层、第二AlGaN势垒层、GaN沟道层、第一AlGaN势垒层、栅介质层、漏电极、源电极、栅极以及Si3N4钝化层,GaN缓冲层由UID‑GaN、掺碳GaN和掺铁GaN薄层周期性循环生长而成,本发明在AlGaN/GaN异质结外延过程中采用超晶格作为底层缓冲层,可以减少GaN材料与Si衬底的晶格不匹配,此外,通过在超晶格缓冲层上刻蚀大于或等于6个凹孔并在凹孔内填充UID‑GaN,可以进一步减少GaN材料与Si衬底晶格不匹配产生的应力,同时又能减少Si衬底外延时的翘曲以及电流崩塌,从而提高AlGaN/GaN HEMT器件的横向击穿电压。

    一种pGaN栅增强型器件及其自终止刻蚀方法

    公开(公告)号:CN119835958A

    公开(公告)日:2025-04-15

    申请号:CN202411916543.8

    申请日:2024-12-24

    Abstract: 本发明公开了一种pGaN栅增强型器件及其自终止刻蚀方法,其自终止刻蚀方法包括:在衬底层上依次生长成核层、缓冲层、沟道层、势垒层、高Al组分层和p‑GaN层;刻蚀掉除栅电极区域外的p‑GaN层,以露出高Al组分层;对高Al组分层进行F等离子体表面处理,以在高Al组分层的上表面形成AlF3层;刻蚀器件两端源漏电极区域的AlF3层直至势垒层的上表面,并在势垒层的上表面形成源电极和漏电极;其中,源电极靠近p‑GaN层;剩余AlF3层作为钝化层以保护势垒层;在p‑GaN层的上表面形成栅电极。本发明有效改善了刻蚀后势垒层的表面粗糙度,同时有效抑制了器件的栅极泄漏电流。

Patent Agency Ranking