公开(公告)号：CN118064832A

公开(公告)日：2024-05-24

申请号：CN202410221326.0

申请日：2024-02-28

Applicant: 西安电子科技大学芜湖研究院 ,  西安电子科技大学

Inventor： 王东 ,  黎伟正 ,  陈兴 ,  龚建彪 ,  常焕堉 ,  郭昂

IPC: C23C14/08 ,  C23C14/02 ,  C23C14/58 ,  C23C14/35

Abstract: 本发明涉及一种氧化镓薄膜及其制备方法，制备方法，包括以下步骤：S1：获取衬底；S2：对所述衬底的表面进行溅射清洗，得到预溅射后的衬底；S3：对所述预溅射后的衬底施加偏置电压，同时在所述预溅射后的衬底表面生长氧化镓薄膜；S4：对所述氧化镓薄膜进行真空原位退火。本发明通过在预溅射后的衬底施加偏置电压，并生长氧化镓薄膜，提高氧化镓薄膜的稳定性、质量和结晶度，使得氧化镓薄膜晶粒择优取向生长，降低了氧化镓薄膜的制备成本。

公开(公告)号：CN118098965A

公开(公告)日：2024-05-28

申请号：CN202410163793.2

申请日：2024-02-05

Applicant: 西安电子科技大学芜湖研究院 ,  西安电子科技大学

Inventor： 龚建彪 ,  陈兴 ,  冯倩 ,  黎伟正 ,  张子涵

IPC: H01L21/335 ,  H01L29/778

Abstract: 本发明涉及一种基于自终止刻蚀工艺的增强型器件及其制备方法，包括以下步骤：S1：在衬底层的表面自下而上依次形成成核层、缓冲层、沟道层、势垒层和GaN层，势垒层含有Al离子；S2：对栅极区域外的GaN层进行F离子注入，形成F离子注入层；S3：对F离子注入层进行刻蚀，当刻蚀到F离子注入层和势垒层的界面处时，F离子和Al离子在势垒层的表面形成AlF3保护层；S4：去除AlF3保护层以露出势垒层；本发明通过形成F离子注入层，刻蚀过程中，势垒层表面形成AlF3保护层，从而实现自终止效果，避免刻蚀对沟道中的二维电子气造成损伤，降低因刻蚀所带来的表面态和缺陷，有效减小器件的栅极泄漏电流，提升器件的整体性能。

公开(公告)号：CN119677157A

公开(公告)日：2025-03-21

申请号：CN202411892947.8

申请日：2024-12-20

Applicant: 西安电子科技大学芜湖研究院 ,  西安电子科技大学

Inventor： 谢雨峰 ,  陈兴 ,  万瑾锡 ,  龚建彪 ,  沈琪

IPC: H10D64/62 ,  H10D64/01 ,  H10D30/47

Abstract: 本发明提供了一种无金欧姆接触电极及其制备方法。包括：从下至上依次设置的：衬底层、缓冲层、插入层、势垒层、GaN帽层以及钝化层；钝化层包括：第一钝化层和第二钝化层；第一钝化层和第二钝化层左右对称地设置于GaN帽层上表面的两侧；栅极设置于钝化层的上表面并部分覆盖第一钝化层和第二钝化层；缓冲层上表面的两侧对称设置有：第一n+‑InGaN层和第二n+‑InGaN层，且第一n+‑InGaN层和第二n+‑InGaN层与插入层、势垒层和GaN帽层的侧面接触；第一n+‑InGaN层的内部设置有源极；第二n+‑InGaN层内部设置有漏极；漏极和源极均包括：金属Ti层和金属TiN层；金属Ti层靠近衬底层设置。

公开(公告)号：CN118099279A

公开(公告)日：2024-05-28

申请号：CN202410216090.1

申请日：2024-02-27

Applicant: 西安电子科技大学芜湖研究院 ,  西安电子科技大学

Inventor： 王东 ,  黎伟正 ,  陈兴 ,  龚建彪 ,  李永军 ,  崔福彬

IPC: H01L31/18 ,  H01L31/109 ,  H01L31/032 ,  C23C14/35 ,  C23C14/08 ,  C23C14/58 ,  C23C14/02 ,  C23C16/40 ,  C23C16/50 ,  C23C28/04

Abstract: 本发明涉及一种氧化镓薄膜光电探测器及其制备方法，制备方法包括步骤：S1、提供衬底；S2、采用射频磁控溅射方法在所述衬底上生长氧化镓薄膜层，并在溅射氧化镓薄膜层的过程中对所述衬底施加偏压；S3、对所述氧化镓薄膜层进行退火处理；S4、在所述氧化镓薄膜层上生长二氧化硅图形层；S5、制备叉指电极，使得所述叉指电极的叉指部分交替分布在所述氧化镓薄膜层上，叉指连接部分位于所述二氧化硅图形层上，并对所述叉指电极进行退火以使所述叉指部分和所述氧化镓薄膜层形成欧姆接触，得到氧化镓薄膜光电探测器。该方法解决了现有方法薄膜结晶度不足、器件制备成本较高、暗电流高、响应速度慢等问题。

公开(公告)号：CN119835958A

公开(公告)日：2025-04-15

申请号：CN202411916543.8

申请日：2024-12-24

Applicant: 西安电子科技大学芜湖研究院

Inventor： 龚建彪 ,  陈兴 ,  谢雨峰 ,  万瑾锡

IPC: H10D30/01 ,  H10D30/47 ,  H10D64/27

Abstract: 本发明公开了一种pGaN栅增强型器件及其自终止刻蚀方法，其自终止刻蚀方法包括：在衬底层上依次生长成核层、缓冲层、沟道层、势垒层、高Al组分层和p‑GaN层；刻蚀掉除栅电极区域外的p‑GaN层，以露出高Al组分层；对高Al组分层进行F等离子体表面处理，以在高Al组分层的上表面形成AlF3层；刻蚀器件两端源漏电极区域的AlF3层直至势垒层的上表面，并在势垒层的上表面形成源电极和漏电极；其中，源电极靠近p‑GaN层；剩余AlF3层作为钝化层以保护势垒层；在p‑GaN层的上表面形成栅电极。本发明有效改善了刻蚀后势垒层的表面粗糙度，同时有效抑制了器件的栅极泄漏电流。

公开(公告)号：CN118263307A

公开(公告)日：2024-06-28

申请号：CN202410197957.3

申请日：2024-02-22

Applicant: 西安电子科技大学芜湖研究院 ,  西安电子科技大学

Inventor： 谢雨峰 ,  龚建彪 ,  陈兴 ,  冯倩 ,  毕荣锋 ,  万瑾锡 ,  陆俊 ,  操焰 ,  沈琪

IPC: H01L29/778 ,  H01L29/06 ,  H01L21/335 ,  H01L21/56

Abstract: 本发明公开了一种p‑GaN栅增强型MIS‑HEMT器件及其制备方法，涉及半导体技术领域，包括：多层功能层；p型氮化镓层，位于多层功能层的一侧；源极和漏极，位于多层功能层的一侧，且源极和漏极分别位于p型氮化镓层的两侧，源极和漏极至少部分延伸至多层功能层中；介质层，覆盖源极、漏极、P型氮化镓层和暴露出来的多层功能层，介质层包括第一开口和第二开口，第一开口暴露出源极，第二开口暴露出漏极，介质层还包括凹槽，沿垂直于多层功能层的厚度的方向，凹槽的正投影与p型氮化镓层的正投影交叠；栅极，至少部分位于凹槽上，至少部分位于介质层上。本发明能够提升器件的长期可靠性。

公开(公告)号：CN118173596A

公开(公告)日：2024-06-11

申请号：CN202410249511.0

申请日：2024-03-05

Applicant: 西安电子科技大学芜湖研究院 ,  西安电子科技大学

Inventor： 龚建彪 ,  陈兴 ,  冯倩 ,  张子涵 ,  黎伟正

IPC: H01L29/778 ,  H01L21/329 ,  H01L29/423 ,  H01L29/51 ,  H01L29/06

Abstract: 本发明公开了一种p‑GaN栅增强型HEMT器件及其制备方法，涉及半导体晶体管技术领域。该器件包括由下而上依次层叠设置的衬底层、成核层、缓冲层、沟道层和势垒层，以及在势垒层的上表面依次间隔设置的源电极、p‑GaN栅和漏电极，p‑GaN栅包括第一部分和第二部分，第一部分和第二部分沿源电极和漏电极之间的连线方向间隔设置；该器件还包括第一介质层和第二介质层，第一介质层填充在第一部分和第二部分之间，第二介质层覆盖于势垒层的第一表面、p‑GaN栅的上表面、p‑GaN栅朝向源电极一侧的表面、p‑GaN朝向漏电极一侧的表面、源电极的上表面、源电极朝向p‑GaN栅一侧的表面、漏电极的上表面、漏电极朝向p‑GaN栅一侧的表面；第一介质层的材质为Al2O3，第二介质层的材质为Si3N4。