-
公开(公告)号：CN104347518A
公开(公告)日：2015-02-11
申请号：CN201410311292.0
申请日：2014-07-02
Applicant: 飞思卡尔半导体公司
IPC: H01L21/8247 , H01L21/28 , H01L27/115
CPC classification number: H01L29/66833 , H01L21/28273 , H01L21/28282 , H01L29/42328 , H01L29/42332 , H01L29/42344 , H01L29/66825 , H01L29/7881 , H01L29/792
Abstract: 本发明涉及分裂栅非易失性存储器单元。一种制造半导体结构(100)的方法使用具有第一类型的本底掺杂的衬底(102)。栅极结构具有位于衬底上的栅电介质(104)和位于栅电介质上的选择栅极层(106)。将第二类型的掺杂剂注入到衬底的相邻于第一末端的第一部分。注入在将任何掺杂剂注入第一部分的本底掺杂之前，其中第一部分变为第二导电类型的第一掺杂区域。NVM栅极结构具有选择栅极(106)、具有位于第一掺杂区域上的第一部分的存储层以及位于存储层上的控制栅极(208)。以非垂直角度注入(304)第一类型的掺杂剂在选择栅极下面形成了深掺杂区域(306)。注入第二类型的掺杂剂形成源极/漏极延伸(404)。
-
公开(公告)号：CN104022119A
公开(公告)日：2014-09-03
申请号：CN201410063137.1
申请日：2014-02-25
Applicant: 飞思卡尔半导体公司
IPC: H01L27/115 , H01L21/8247
CPC classification number: H01L29/7926 , H01L21/28282 , H01L29/4234 , H01L29/42348 , H01L29/66833
Abstract: 本发明涉及分裂栅极非易失性存储器(NVM)单元及其方法。分裂栅极存储器结构包括：有源区的柱（14），具有设置在柱的第一端处的第一源极/漏极区、设置在柱的与第一端相对的第二端处的第二源极/漏极区、以及位于第一和第二源极/漏极区（42，38）之间的沟道区（40）。柱具有延伸于第一端和第二端之间的主表面，其中主表面暴露出第一源极/漏极区、沟道区和第二源极/漏极。选择栅极与第一源极/漏极区和沟道区的第一部分相邻，其中选择栅极围绕柱的主表面。电荷存储层与第二源极/漏极区和沟道区的第二部分相邻，其中电荷存储层围绕柱的主表面。控制栅极与电荷存储层相邻，其中控制栅极围绕柱。
-
公开(公告)号：CN102187455B
公开(公告)日：2014-02-05
申请号：CN200980141501.9
申请日：2009-09-29
Applicant: 飞思卡尔半导体公司
IPC: H01L21/8247 , H01L27/115
CPC classification number: H01L21/28273 , B82Y10/00 , H01L21/28282 , H01L27/11526 , H01L27/11536 , H01L27/11543 , H01L27/11573 , H01L29/42328 , H01L29/42332 , H01L29/42344 , H01L29/66825 , H01L29/66833 , H01L29/7881 , H01L29/792
Abstract: 一种方法包括在半导体衬底(12)上形成第一层栅极材料(18)；在第一层上形成硬掩模层(20)；形成开口(22)；在硬掩模层上和开口内形成电荷存储层(24)；在电荷存储层上形成第二层(26)栅极材料；去除覆盖硬掩模层的第二层的部分和电荷存储层的部分，其中，第二层的第二部分仍留在开口内；在硬掩模层和第二部分上形成图案化掩模层(28、30、32)，其中，图案化掩模层限定第一和第二位单元两者；以及使用图案化掩模层来形成第一和第二位单元，其中，第一和第二位单元中的每一个包括由第一层构成的选择栅极(38、40)和由第二层构成的控制栅极(34、36)。
-
Patent Agency Ranking
公开(公告)号：CN102187455A
公开(公告)日：2011-09-14
申请号：CN200980141501.9
申请日：2009-09-29
Applicant: 飞思卡尔半导体公司
IPC: H01L21/8247 , H01L27/115
CPC classification number: H01L21/28273 , B82Y10/00 , H01L21/28282 , H01L27/11526 , H01L27/11536 , H01L27/11543 , H01L27/11573 , H01L29/42328 , H01L29/42332 , H01L29/42344 , H01L29/66825 , H01L29/66833 , H01L29/7881 , H01L29/792
Abstract: 一种方法包括在半导体衬底(12)上形成第一层栅极材料(18)；在第一层上形成硬掩模层(20)；形成开口(22)；在硬掩模层上和开口内形成电荷存储层(24)；在电荷存储层上形成第二层(26)栅极材料；去除覆盖硬掩模层的第二层的部分和电荷存储层的部分，其中，第二层的第二部分仍留在开口内；在硬掩模层和第二部分上形成图案化掩模层(28、30、32)，其中，图案化掩模层限定第一和第二位单元两者；以及使用图案化掩模层来形成第一和第二位单元，其中，第一和第二位单元中的每一个包括由第一层构成的选择栅极(38、40)和由第二层构成的控制栅极(34、36)。
-
公开(公告)号：CN103227153A
公开(公告)日：2013-07-31
申请号：CN201310031117.1
申请日：2013-01-28
Applicant: 飞思卡尔半导体公司
IPC: H01L21/8246 , H01L27/112
CPC classification number: H01L27/11521 , H01L21/28273 , H01L29/42332
Abstract: 本发明涉及具有不同密度的纳米晶体的不同非易失性存储器的半导体器件及方法。一种用于形成半导体器件（102、104、106）的方法包括：在具有第一区域（104）和第二区域（102）的衬底（52）的表面之上形成第一多个纳米晶体（53），其中所述第一多个纳米晶体在所述第一区域和所述第二区域中形成并且具有第一密度；以及在形成所述第一多个纳米晶体之后，在所述第二区域中而不在所述第一区域中的所述衬底的所述表面之上形成第二多个纳米晶体（63），其中在所述第二区域中所述第一多个纳米晶体连同所述第二多个纳米晶体导致了第二密度，其中所述第二密度大于所述第一密度。
-
公开(公告)号：CN103227153B
公开(公告)日：2017-04-12
申请号：CN201310031117.1
申请日：2013-01-28
Applicant: 飞思卡尔半导体公司
IPC: H01L21/8246 , H01L27/112
CPC classification number: H01L27/11521 , H01L21/28273 , H01L29/42332
Abstract: 本发明涉及具有不同密度的纳米晶体的不同非易失性存储器的半导体器件及方法。一种用于形成半导体器件（102、104、106）的方法包括：在具有第一区域（104）和第二区域（102）的衬底（52）的表面之上形成第一多个纳米晶体（53），其中所述第一多个纳米晶体在所述第一区域和所述第二区域中形成并且具有第一密度；以及在形成所述第一多个纳米晶体之后，在所述第二区域中而不在所述第一区域中的所述衬底的所述表面之上形成第二多个纳米晶体（63），其中在所述第二区域中所述第一多个纳米晶体连同所述第二多个纳米晶体导致了第二密度，其中所述第二密度大于所述第一密度。
-
公开(公告)号：CN102738005B
公开(公告)日：2016-08-31
申请号：CN201210106456.7
申请日：2012-04-12
Applicant: 飞思卡尔半导体公司
IPC: H01L21/336 , H01L21/28 , H01L29/792
CPC classification number: H01L29/42348 , B82Y10/00 , H01L21/28273 , H01L29/66833
Abstract: 本发明公开了一种用于形成具有纳米晶体的半导体器件(10)的方法。该方法包括：提供基板(12)；在基板的表面之上形成第一绝缘层(14)；在第一绝缘层上形成第一多个纳米晶体(26)；在第一多个纳米晶体之上形成第二绝缘层(28)；将第一材料注入第二绝缘层之内；以及使第一材料退火以在第二绝缘层内形成第二多个纳米晶体(34)。该方法可以用来提供具有较大纳米晶体密度的非易失性存储器的电荷存储层。
-
公开(公告)号：CN102738005A
公开(公告)日：2012-10-17
申请号：CN201210106456.7
申请日：2012-04-12
Applicant: 飞思卡尔半导体公司
IPC: H01L21/336 , H01L21/28 , H01L29/792
CPC classification number: H01L29/42348 , B82Y10/00 , H01L21/28273 , H01L29/66833
Abstract: 本发明公开了一种用于形成具有纳米晶体的半导体器件(10)的方法。该方法包括：提供基板(12)；在基板的表面之上形成第一绝缘层(14)；在第一绝缘层上形成第一多个纳米晶体(26)；在第一多个纳米晶体之上形成第二绝缘层(28)；将第一材料注入第二绝缘层之内；以及使第一材料退火以在第二绝缘层内形成第二多个纳米晶体(34)。该方法可以用来提供具有较大纳米晶体密度的非易失性存储器的电荷存储层。
-
-
-
-
-
-
-
Search Results
8
records
(took 0.019 seconds)
