-
公开(公告)号：CN104347518A
公开(公告)日：2015-02-11
申请号：CN201410311292.0
申请日：2014-07-02
Applicant: 飞思卡尔半导体公司
IPC: H01L21/8247 , H01L21/28 , H01L27/115
CPC classification number: H01L29/66833 , H01L21/28273 , H01L21/28282 , H01L29/42328 , H01L29/42332 , H01L29/42344 , H01L29/66825 , H01L29/7881 , H01L29/792
Abstract: 本发明涉及分裂栅非易失性存储器单元。一种制造半导体结构(100)的方法使用具有第一类型的本底掺杂的衬底(102)。栅极结构具有位于衬底上的栅电介质(104)和位于栅电介质上的选择栅极层(106)。将第二类型的掺杂剂注入到衬底的相邻于第一末端的第一部分。注入在将任何掺杂剂注入第一部分的本底掺杂之前，其中第一部分变为第二导电类型的第一掺杂区域。NVM栅极结构具有选择栅极(106)、具有位于第一掺杂区域上的第一部分的存储层以及位于存储层上的控制栅极(208)。以非垂直角度注入(304)第一类型的掺杂剂在选择栅极下面形成了深掺杂区域(306)。注入第二类型的掺杂剂形成源极/漏极延伸(404)。
-
公开(公告)号：CN103227153B
公开(公告)日：2017-04-12
申请号：CN201310031117.1
申请日：2013-01-28
Applicant: 飞思卡尔半导体公司
IPC: H01L21/8246 , H01L27/112
CPC classification number: H01L27/11521 , H01L21/28273 , H01L29/42332
Abstract: 本发明涉及具有不同密度的纳米晶体的不同非易失性存储器的半导体器件及方法。一种用于形成半导体器件（102、104、106）的方法包括：在具有第一区域（104）和第二区域（102）的衬底（52）的表面之上形成第一多个纳米晶体（53），其中所述第一多个纳米晶体在所述第一区域和所述第二区域中形成并且具有第一密度；以及在形成所述第一多个纳米晶体之后，在所述第二区域中而不在所述第一区域中的所述衬底的所述表面之上形成第二多个纳米晶体（63），其中在所述第二区域中所述第一多个纳米晶体连同所述第二多个纳米晶体导致了第二密度，其中所述第二密度大于所述第一密度。
-
公开(公告)号：CN102693945B
公开(公告)日：2016-08-03
申请号：CN201210074875.7
申请日：2012-03-21
Applicant: 飞思卡尔半导体公司
IPC: H01L21/8247 , H01L27/115
CPC classification number: H01L29/42332 , H01L21/28273 , H01L27/11524 , H01L29/42328 , H01L29/7881
Abstract: 公开了一种具有改进的重叠容限的分栅式非易失性存储器(NVM)单元(28、58)及其形成方法。该方法包括：在半导体衬底上形成第一栅极层(18、48)；在第一栅极层上形成导电层(20、50)；图形化第一栅极层和导电层以形成第一侧壁，其中第一侧壁包括第一栅极层的侧壁和导电层的侧壁；在导电层和半导体衬底上形成第一电介质层(22、52)，其中第一电介质层与第一侧壁重叠；在第一电介质层上形成第二栅极层(24、54)，其中第二栅极层形成于导电层和第一栅极层上并且与第一侧壁重叠；图形化第一栅极层和第二栅极层以分别形成分栅式NVM单元的第一栅极和第二栅极，其中第二栅极与第一栅极重叠以及导电层的一部分保留于第一栅极与第二栅极之间。
-
公开(公告)号：CN103971736A
公开(公告)日：2014-08-06
申请号：CN201410033765.5
申请日：2014-01-24
Applicant: 飞思卡尔半导体公司
IPC: G11C16/04
Abstract: 本公开涉及编程分栅位单元。一种编程分栅存储器的方法，将电压不同地应用于选择的单元和取消选择的单元的端子。对于通过耦合于选择的行和选择的列被编程的单元，将所述控制栅极耦合于第一电压、将所述选择栅极耦合于第二电压，编程是通过将漏极端子耦合于导致了分栅存储单元导电的电流吸收器以及将所述源极端子耦合于第三电压而实现的。对于通过未耦合于选择的行而未被编程的单元，非编程是通过将所述控制栅极耦合于所述第一电压、将所述选择栅极耦合于大于在读期间应用于所述选择栅极的电压但足够低以阻止编程的第四电压而维持的，其中所述分栅存储单元在所述读期间被取消选择。
-
公开(公告)号：CN102693945A
公开(公告)日：2012-09-26
申请号：CN201210074875.7
申请日：2012-03-21
Applicant: 飞思卡尔半导体公司
IPC: H01L21/8247 , H01L27/115
CPC classification number: H01L29/42332 , H01L21/28273 , H01L27/11524 , H01L29/42328 , H01L29/7881
Abstract: 公开了一种具有改进的重叠容限的分栅式非易失性存储器(NVM)单元(28、58)及其形成方法。该方法包括：在半导体衬底上形成第一栅极层(18、48)；在第一栅极层上形成导电层(20、50)；图形化第一栅极层和导电层以形成第一侧壁，其中第一侧壁包括第一栅极层的侧壁和导电层的侧壁；在导电层和半导体衬底上形成第一电介质层(22、52)，其中第一电介质层与第一侧壁重叠；在第一电介质层上形成第二栅极层(24、54)，其中第二栅极层形成于导电层和第一栅极层上并且与第一侧壁重叠；图形化第一栅极层和第二栅极层以分别形成分栅式NVM单元的第一栅极和第二栅极，其中第二栅极与第一栅极重叠以及导电层的一部分保留于第一栅极与第二栅极之间。
-
Patent Agency Ranking
公开(公告)号：CN103227153A
公开(公告)日：2013-07-31
申请号：CN201310031117.1
申请日：2013-01-28
Applicant: 飞思卡尔半导体公司
IPC: H01L21/8246 , H01L27/112
CPC classification number: H01L27/11521 , H01L21/28273 , H01L29/42332
Abstract: 本发明涉及具有不同密度的纳米晶体的不同非易失性存储器的半导体器件及方法。一种用于形成半导体器件（102、104、106）的方法包括：在具有第一区域（104）和第二区域（102）的衬底（52）的表面之上形成第一多个纳米晶体（53），其中所述第一多个纳米晶体在所述第一区域和所述第二区域中形成并且具有第一密度；以及在形成所述第一多个纳米晶体之后，在所述第二区域中而不在所述第一区域中的所述衬底的所述表面之上形成第二多个纳米晶体（63），其中在所述第二区域中所述第一多个纳米晶体连同所述第二多个纳米晶体导致了第二密度，其中所述第二密度大于所述第一密度。
-
公开(公告)号：CN101490836B
公开(公告)日：2013-06-19
申请号：CN200780026669.6
申请日：2007-05-03
Applicant: 飞思卡尔半导体公司
IPC: H01L21/8244 , H01L21/336 , H01L27/11 , H01L29/772
CPC classification number: H01L21/823835 , H01L21/823814 , H01L27/0922
Abstract: 本发明公开一种具有电阻比其漏极更高的源极的晶体管(22)，该晶体管在静态随机存取存储器电路(10)中作为负载晶体管(20)是最优的。该晶体管具有源区，该源区带有具有源极电阻(24)的源极注入(38)。栅电极(50)邻接于源区以控制晶体管的电传导。漏区邻接于栅电极区且与源区相对。漏区具有能够被硅化且具有漏极电阻的源极注入(40、58)。源极电阻大于漏极电阻，因为源区具有与漏区不同的物理特性。该不同的物理特性能够产生，通过：只使漏区或源区中的一个硅化，在注入源/漏区时使用不同的掺杂浓度以及/或者能量，使源区和漏区具有不同的尺寸，将源区布置得比漏区离栅电极区更远，给源区和漏区使用不同的掺杂物，或者除去源极注入区的一部分并且替换以原位掺杂的半导体材料，例如磷化铝、磷化镓及硫化锌。
-
公开(公告)号：CN101523557B
公开(公告)日：2011-01-26
申请号：CN200780038309.8
申请日：2007-08-30
Applicant: 飞思卡尔半导体公司
IPC: H01L21/02 , H01L29/02 , H01L21/336
CPC classification number: H01L27/10802 , G11C11/404 , G11C2211/4016 , H01L27/0207 , H01L27/108 , H01L27/10844 , H01L29/7839 , H01L29/7841
Abstract: 一种一个晶体管的动态随机存取存储器(DRAM)单元，包括：晶体管(10)，具有第一源极/漏极区(26)、第二源极/漏极区(24)、在第一源极/漏极区和第二源极/漏极区之间的体区(36)、以及在体区之上的栅极(28)。所述第一源极/漏极区包括与体区的肖特基二极管结，并且所述第二源极/漏极区包括与体区的n-p二极管结。
-
公开(公告)号：CN101523557A
公开(公告)日：2009-09-02
申请号：CN200780038309.8
申请日：2007-08-30
Applicant: 飞思卡尔半导体公司
IPC: H01L21/02 , H01L29/02 , H01L21/336
CPC classification number: H01L27/10802 , G11C11/404 , G11C2211/4016 , H01L27/0207 , H01L27/108 , H01L27/10844 , H01L29/7839 , H01L29/7841
Abstract: 一种一个晶体管的动态随机存取存储器(DRAM)单元，包括：晶体管(10)，具有第一源极/漏极区(26)、第二源极/漏极区(24)、在第一源极/漏极区和第二源极/漏极区之间的体区(36)、以及在体区之上的栅极(28)。所述第一源极/漏极区包括与体区的肖特基二极管结，并且所述第二源极/漏极区包括与体区的n－p二极管结。
-
公开(公告)号：CN101490836A
公开(公告)日：2009-07-22
申请号：CN200780026669.6
申请日：2007-05-03
Applicant: 飞思卡尔半导体公司
IPC: H01L21/8244 , H01L21/336 , H01L27/11 , H01L29/772
CPC classification number: H01L21/823835 , H01L21/823814 , H01L27/0922
Abstract: 公开一种具有电阻比其漏极更高的源极的晶体管(22)，该晶体管在静态随机存取存储器电路(10)中作为负载晶体管(20)是最优的。该晶体管具有源区，该源区带有具有源极电阻(24)的源极注入(38)。栅电极(50)邻接于源区以控制晶体管的电传导。漏区邻接于栅电极区且与源区相对。漏区具有能够被硅化且具有漏极电阻的源极注入(40、58)。源极电阻大于漏极电阻，因为源区具有与漏区不同的物理特性。该不同的物理特性能够产生，通过：只使漏区或源区中的一个硅化，在注入源/漏区时使用不同的掺杂浓度以及/或者能量，使源区和漏区具有不同的尺寸，将源区布置得比漏区离栅电极区更远，给源区和漏区使用不同的掺杂物，或者除去源极注入区的一部分并且替换以原位掺杂的半导体材料，例如磷化铝、磷化镓及硫化锌。
-
-
-
-
-
-
-
-
-
Search Results
10
records
(took 0.02 seconds)
