公开(公告)号：CN103226978A

公开(公告)日：2013-07-31

申请号：CN201310031119.0

申请日：2013-01-28

Applicant: 飞思卡尔半导体公司

Inventor： 穆甫臣 ,  王艳卓

IPC: G11C16/14 ,  H01L27/115

CPC classification number: G11C16/0416 ,  G11C16/0483 ,  G11C16/349 ,  H01L21/28273

Abstract: 提供治愈非易失性存储器单元的隧穿电介质的结构和方法。半导体器件包括存储器单元（18）的阵列（12）。每个存储器单元包括隧穿电介质（26）、包括第一电流电极（28）和第二电流电极（30）的阱区域、以及控制栅极（20）。第一和第二电流电极与隧穿电介质（26）的一侧相邻，控制栅极与隧穿电介质的另一侧相邻。控制器（16）耦合到存储器单元（18）。控制器（16）包括一逻辑以确定何时执行存储器单元（18）中的隧穿电介质（26）的治愈过程且在治愈过程中施加第一电压至存储器单元（18）的第一电流电极（28）以从隧穿电介质（26）去除俘获的电子和空穴。

公开(公告)号：CN103377707A

公开(公告)日：2013-10-30

申请号：CN201310146515.8

申请日：2013-04-25

Applicant: 飞思卡尔半导体公司

Inventor： 穆甫臣 ,  F·K·小巴克尔 ,  何晨

IPC: G11C16/10 ,  G11C29/44

CPC classification number: G11C16/16 ,  G11C16/3481

Abstract: 本发明涉及擦除具有错误校正码的非易失性存储器系统。一种擦除非易失性半导体存储器器件的方法包括确定在擦除操作期间未通过（54）擦除验证的位单元数量。所述位单元包括在位单元阵列中的位单元的子集（12）中。所述方法还包括确定对于位单元的子集是否已经预先执行了错误校正码（ECC）校正（74）。如果在预定数量的擦除脉冲之后未通过擦除验证的位单元数量低于阈值数量并且对于位单元的子集未执行ECC校正，所述擦除操作则被认为是成功的（76）。

公开(公告)号：CN104299649A

公开(公告)日：2015-01-21

申请号：CN201410319221.5

申请日：2014-07-07

Applicant: 飞思卡尔半导体公司

Inventor： 何晨 ,  王艳卓 ,  穆甫臣

IPC: G11C16/14 ,  G11C16/06

Abstract: 公开了NVM系统(100)内的非易失性存储器NVM单元(210)的自适应擦除恢复的方法和系统。所述自适应擦除恢复实施例基于要擦除的一个或多个NVM块尺寸和操作温度，自适应地调整所述擦除恢复放电速率(112)和/或放电时间(114)。在一个示例实施例中，通过调整所述放电电路(150)内的开启的放电晶体管(502/532)的数量调整所述擦除恢复放电速率(112)，从而调整了擦除恢复的放电电流。使用查找表(116)存储与要恢复的NVM块尺寸和/或操作温度关联的擦除恢复放电速率和/或放电时间。通过自适应地控制擦除恢复放电速率和/或时间，所公开的实施例改进了宽范围NVM块尺寸的总体擦除性能，同时避免了可能对所述NVM系统内高电压电路的损坏。

公开(公告)号：CN103943150A

公开(公告)日：2014-07-23

申请号：CN201410019313.1

申请日：2014-01-16

Applicant: 飞思卡尔半导体公司

Inventor： 穆甫臣 ,  何晨

IPC: G11C29/04

CPC classification number: G11C16/10 ,  G11C16/3409 ,  G11C16/349

Abstract: 本发明公开了一种用于检测非易失性存储器中的潜在的缓慢位（例如，潜在的缓慢擦除位）的方法和装置。对擦除周期期间的地址中的软编程脉冲的最大数量计数。根据至少一个实施例，对在所述擦除周期期间的擦除脉冲的数量计数。根据不同实施例，相比于先前擦除周期，对所述软编程脉冲的最大数量相比于先前擦除周期是否已经以至少预定的最小速率的速率增加，对所述软编程脉冲的最大数量是否已经超过预定的阈值，对所述擦除脉冲的数量相比于先前擦除周期是否已经增加，或对其组合做出决定。响应于这样的决定，基于NVM中的缓慢位的存在或不存在，NVM通过或不合格。

公开(公告)号：CN103810055A

公开(公告)日：2014-05-21

申请号：CN201310559366.8

申请日：2013-11-12

Applicant: 飞思卡尔半导体公司

Inventor： 穆甫臣 ,  何晨

IPC: G06F11/10

CPC classification number: H03M13/05 ,  G06F11/1068 ,  G11C13/0002 ,  G11C13/0064 ,  G11C13/0069 ,  G11C29/50008 ,  G11C29/52 ,  G11C2029/0409 ,  G11C2029/0411

Abstract: 本发明涉及编程具有错误校正码（ECC）的非易失性存储器（NVM）系统。一种编程非易失性半导体存储器器件（50）的方法包括确定在编程操作（60）期间编程验证失败的位单元的数量。所述位单元包括在位单元阵列的位单元的子集中。所述方法还确定先前是否已经针对位单元（74）的子集执行了错误校正码（ECC）校正。如果在预定数量的编程脉冲之后的编程验证失败的所述位单元数量低于阈值并且针对位单元的子集没有执行ECC校正，则所述编程操作被认为是成功的。