公开(公告)号：CN106575378A

公开(公告)日：2017-04-19

申请号：CN201580042543.2

申请日：2015-07-07

申请人： 高通股份有限公司

发明人： Y·C·尹 ,  V·阿帕林

IPC分类号： G06N3/04

摘要： 一种用于配置人工神经元的方法包括接收包括异步脉冲调制编码表示的输入尖峰序列集。该方法还包括生成表示该输入尖峰序列集与空‑时滤波器之间的相似性的输出尖峰。

公开(公告)号：CN103548042B

公开(公告)日：2016-08-10

申请号：CN201280024956.4

申请日：2012-05-25

申请人： 高通股份有限公司

发明人： V·阿帕林

IPC分类号： G06N3/063

CPC分类号： G06N3/063

摘要： 本公开的某些方面呈现了一种用于对初级视皮层（V1）简单细胞和其他神经电路的输入突触进行无监督训练的技术。所提出的无监督训练方法利用视网膜神经节细胞（RGC）层和V1层两者的简单神经元模型。该模型简单地加总每一细胞的加权输入，其中这些输入可具有正值或负值。所得的输入加权总和代表激活，这些激活也可以是正的或负的。在本公开的一方面，每一个V1细胞的各权重可取决于相对应的RGC输出的符号以及该V1细胞的激活的符号在增加该激活的绝对值的方向上来调节。这些RGC到V1权重可以是正的和负的以分别对ON RGC和OFF RGC进行建模。

公开(公告)号：CN103380497A

公开(公告)日：2013-10-30

申请号：CN201280009506.8

申请日：2012-02-17

申请人： 高通股份有限公司

发明人： Y·杜 ,  V·阿帕林 ,  R·吉尔摩

IPC分类号： H01L29/78 ,  H01L29/06 ,  H01L29/40

CPC分类号： H01L29/0653 ,  H01L29/0692 ,  H01L29/1045 ,  H01L29/402 ,  H01L29/42384 ,  H01L29/66659 ,  H01L29/66689 ,  H01L29/7824 ,  H01L29/7835 ,  H01L29/78624 ,  H01L29/78645

摘要： 本发明公开了高速高功率半导体器件。在一示例性设计中，高速高功率半导体器件包括源极、用于提供输出信号的漏极以及用于接收输入信号的有源栅极。该半导体器件进一步包括位于该有源栅极和该漏极之间的至少一个场栅极、被形成为横交于该至少一个场栅极的至少一个浅沟槽隔离（STI）条、以及平行于该至少一个STI条并与该至少一个STI条交替出现地形成的至少一个漏极有源条。该半导体器件可通过有源FET和MOS变容器的组合来建模。该有源栅极控制该有源FET，而该至少一个场栅极控制该MOS变容管。该半导体器件具有低电阻并且能处理高电压。

公开(公告)号：CN102971753A

公开(公告)日：2013-03-13

申请号：CN201180033656.8

申请日：2011-07-07

申请人： 高通股份有限公司

发明人： Y·唐 ,  J·A·莱温 ,  V·阿帕林 ,  V·兰加恩

IPC分类号： G06N3/063

CPC分类号： G06N3/0635 ,  G06N3/049

摘要： 本申请提出了三忆阻器突触的实现，其中，对突触强度的调节是基于尖峰时序相关的可塑性（STDP）和多巴胺信令。

公开(公告)号：CN102959565A

公开(公告)日：2013-03-06

申请号：CN201180030039.2

申请日：2011-07-07

申请人： 高通股份有限公司

发明人： V·阿帕林 ,  Y·唐

IPC分类号： G06N3/063

CPC分类号： G06N3/0635 ,  G06N3/02 ,  G06N3/06 ,  G06N3/08 ,  G06N20/00

摘要： 本发明的某些实施例支持用于在生物启发型网络中训练突触的技术。可以将仅一个基于忆阻器的器件用作在一对神经元之间的突触连接。可以以低电流消耗来实现突触权重的训练。所提出的突触训练电路可以由多个输入/输出连接共用，而每个神经元电路可以仅利用一个数字实现的脉冲宽度调制（PWM）产生器来产生突触训练脉冲。仅有慢时钟信号的三个阶段可以用于神经元到神经元的通信和突触训练。还可以为建立突触训练事件而产生一些特定控制信号。借助这些信号，突触训练电路在训练事件以外可以处于高阻抗状态，从而突触电阻（即，突触权重）在权重训练过程以外不会受到影响。

公开(公告)号：CN116195191A

公开(公告)日：2023-05-30

申请号：CN202180063385.4

申请日：2021-09-03

申请人： 高通股份有限公司

发明人： E·W·Y·刘 ,  V·阿帕林

IPC分类号： H03M1/06

摘要： 本公开的某些方面涉及射频数模转换器(RFDAC)。RFDAC通常包括多个数模(DAC)单位单元。至少一个DAC单位单元能够被配置为处于活动状态中或处于睡眠状态中。对于至少一个DAC单位单元，处于活动状态中的DAC单位单元的输出阻抗等于处于睡眠状态中的DAC单位单元的输出阻抗。

公开(公告)号：CN103620624B

公开(公告)日：2016-10-19

申请号：CN201280030520.6

申请日：2012-06-21

申请人： 高通股份有限公司

发明人： V·阿帕林

IPC分类号： G06N3/08

CPC分类号： G06N3/08 ,  G05B13/024 ,  G05B13/027 ,  G06N3/06 ,  G06N3/088

摘要： 本公开的某些方面支持在计算网络中应用的局部竞争性学习规则，该局部竞争性学习规则导致该网络的各处理单元之间稀疏的连通性。本公开提供了对Oja学习规则的修改，从而修改了Oja规则中对经平方权重的总和的约束。与显式且需要处理单元的所有输入权重的知识才能个体地更新其中每一个输入权重的常用的乘性和减性归一化相反，此约束可以是内在的和局部的。所给出的规则提供了向比通过原始Oja规则学习到的权重向量更稀疏（即，具有更多零元素）的权重向量的收敛。此类稀疏连通性可导致处理单元对特定特征的更高选择性，并且可以需要较少的存储器来存储网络配置以及较少的能量来操作该网络配置。

公开(公告)号：CN102971754B

公开(公告)日：2016-06-22

申请号：CN201180033657.2

申请日：2011-07-07

申请人： 高通股份有限公司

发明人： V·阿帕林

IPC分类号： G06N3/063

CPC分类号： G06N3/063

摘要： 本发明的某些实施例支持用于将突触权重单独地从神经处理器芯片存储到可替代存储器的技术。该可替代突触存储器给予神经处理器唯一的功能，并且提高其灵活性以支持多种多样的应用。此外，该可替代突触存储器可以为使用的存储器类型提供更多的选择，并可以减少整个神经处理器芯片的面积和实施成本。

公开(公告)号：CN105191150A

公开(公告)日：2015-12-23

申请号：CN201480024600.X

申请日：2014-04-28

申请人： 高通股份有限公司

发明人： W·F·A·劳 ,  H·希达亚提 ,  V·阿帕林

IPC分类号： H04B1/10 ,  H04B1/12 ,  H03F1/34 ,  H04B1/30

CPC分类号： H04B1/1027 ,  H03F1/26 ,  H03F3/45475 ,  H03F2200/294 ,  H03F2200/372 ,  H04B1/109 ,  H04B1/12 ,  H04B1/30

摘要： 用于提供具有带通阻抗匹配和良好功率效率的耐扰乱噪声消去接收机前端的技术。在一方面，该带通阻抗匹配的中心频率有利地追踪本机振荡器频率。在一方面，提供了第一和第二接收信号路径，其中R-C网络被耦合到第二接收信号路径的输出。该R-C网络的电阻可以被选择以向RF输入信号提供带通阻抗匹配。第一和第二信号路径的电流输出被使用跨阻抗放大器(TIA)来组合。在一方面，可以使用双输入跨导器放大器来实现该TIA以进一步优化本公开的噪声性能和功率效率特征。

公开(公告)号：CN105144592A

公开(公告)日：2015-12-09

申请号：CN201480011010.3

申请日：2014-02-21

申请人： 高通股份有限公司

发明人： R·瑞米尼 ,  C·T·恩古耶 ,  P·D·海德曼 ,  J·P·伯克 ,  V·阿帕林

IPC分类号： H04B1/525

CPC分类号： H04B1/44 ,  H04B1/525

摘要： 示例性实施例涉及用于缓解发射信号漏泄的影响的系统、设备和方法。收发机可包括发射机和接收机。该收发机可进一步包括多抽头模拟自适应滤波器，其耦合至所述发射机和所述接收机中的每一者并被配置成基于来自所述发射机的发射信号的至少一部分和来自所述接收机的误差信号来生成估计的发射漏泄信号。