公开(公告)号：CN105900534B

公开(公告)日：2020-09-04

申请号：CN201480072307.0

申请日：2014-10-09

Applicant: AT&S奥地利科技与系统技术股份公司

Inventor： 亚历山大·卡斯帕 ,  G·施瓦茨 ,  拉维·汉亚尔·希瓦鲁德拉帕 ,  M·麦尔

IPC: H05K1/02 ,  H01R12/52 ,  H05K3/46

Abstract: 本发明涉及印刷电路板结构(7)，其具有至少一层介电绝缘层(2、5o、5u)和至少一层导电层(3、4、6o、6u)，其中在该至少一层绝缘层(5o)内，提供了一层(5)介电导热物料的层，该层(5)位于内部导体设置(3)的附近或与其接触。在直接紧贴或接触该由介电导热物料构成的层(5)处，可提供额外的导热层(11)，其优选为导电的金属层。亦可有一条至少为导热，优选为导电的镀通孔(9)从处于印刷电路板外的一导体部分(6om)被导引进印刷电路板内部，至少通进该由介电导热物料构成的层(5)附近。

公开(公告)号：CN105379429A

公开(公告)日：2016-03-02

申请号：CN201480012789.0

申请日：2014-03-05

Applicant: AT&S奥地利科技与系统技术股份公司

Inventor： 亚历山大·卡斯帕 ,  迪特马·特罗分尼克 ,  拉维·汉亚尔·希瓦鲁德拉帕 ,  迈克尔·葛斯勒

IPC: H05K1/02 ,  H05K1/14 ,  H05K1/18 ,  H05K3/36 ,  H05K3/46 ,  H01L27/13

Abstract: 用于生产在一些分区中具多层子区域的印制电路板(13、15、16)的方法，其特征在于以下步骤：a)提供至少一个导电箔(1、1′)，并将介电绝缘箔(3、3′)施加至导电箔的至少一个子区域；b)将导电路径(4、4′)的结构施加至该绝缘层(3、3′)；c)提供另一个印制电路板结构；d)通过将半固化层(5、85；18、18′)置于该另一个印制电路板结构与该导电箔(1、1′)、绝缘层(3、3′)和导电路径(4、4′)之间，使其连结，以及e)在压紧压力和热力下将于步骤d)中连结了的部件层压；以及根据这方法生产的印制电路板。

公开(公告)号：CN108349724A

公开(公告)日：2018-07-31

申请号：CN201680067003.4

申请日：2016-09-19

Applicant: AT&S奥地利科技与系统技术股份公司

Inventor： 亚历山大·卡斯帕 ,  桑德拉·格拉布迈尔 ,  M·莱特格布

IPC: B81C1/00 ,  H05K3/00 ,  B81B7/00

CPC classification number: B81C1/00142 ,  B81B2201/0235 ,  B81B2201/0257 ,  B81B2201/0264 ,  B81B2203/0109 ,  B81B2203/0163 ,  B81B2203/053 ,  B81B2207/07 ,  H05K1/162 ,  H05K2201/10083 ,  H05K2201/10151

Abstract: 在电子部件接线板(1)中包括多个绝缘层(8、9、2、11、12)和导电层(13、14、15)，并且还包括电子传感器(4)，该传感器(4)由挠曲层(2)形成的至少一个挠曲件(4’)构成，该挠曲件(4’)从挠曲层(2)凸出并且进入挠曲层(2)内的间隙(3)中，并且带有挠曲感测器件(6)的至少一部分。

公开(公告)号：CN105359633B

公开(公告)日：2018-03-13

申请号：CN201480038371.7

申请日：2014-06-23

Applicant: AT&S奥地利科技与系统技术股份公司

Inventor： W·施里特魏泽尔 ,  M·莫里恩兹 ,  亚历山大·卡斯帕 ,  E·普莱纳 ,  T·克里韦茨

IPC: H05K1/18 ,  H01L23/00 ,  H05K3/02 ,  H01L21/683 ,  H01L23/538

CPC classification number: H05K3/32 ,  H01L21/568 ,  H01L23/5389 ,  H01L24/24 ,  H01L24/82 ,  H01L2224/04105 ,  H01L2224/8203 ,  H05K1/0298 ,  H05K1/09 ,  H05K1/185 ,  H05K3/0026 ,  H05K3/02 ,  H05K3/4697 ,  H05K2201/0195 ,  H05K2201/09509 ,  H05K2201/10674 ,  H05K2203/0574 ,  H05K2203/1469

Abstract: 本发明涉及用于将嵌入在印制电路板(2)中的电子构件(1)电连接和重新接线的方法，其特征在于以下步骤：将第一永久抗蚀层(9)施加至该印制电路板(2)的一接点侧(8)，将该第一永久抗蚀层(9)结构化以在该电子构件(1)的接点(7)的范围内产生凹处(10)，将第二永久抗蚀层(11)施加至该已结构化的第一永久抗蚀层(9)上，将该第二永久抗蚀层(11)结构化以将在该些接点(7)的范围内的凹处(10)露出，并产生符合所期望的导电轨道(15)的露出处(12)，向该些露出处(10、12)以铜作化学涂层，流电地以铜填充该些露出处(10、12)，并将在该些凹处(10、12)之间的区域中的多余的铜去除。

公开(公告)号：CN105900534A

公开(公告)日：2016-08-24

申请号：CN201480072307.0

申请日：2014-10-09

Applicant: AT&S奥地利科技与系统技术股份公司

Inventor： 亚历山大·卡斯帕 ,  G·施瓦茨 ,  拉维·汉亚尔·希瓦鲁德拉帕 ,  M·麦尔

IPC: H05K1/02 ,  H01R12/52 ,  H05K3/46

Abstract: 本发明涉及印刷电路板结构(7)，其具有至少一层介电绝缘层(2、5o、5u)和至少一层导电层(3、4、6o、6u)，其中在该至少一层绝缘层(5a)内，提供了一层(5)介电导热物料的层，该层(5)位于内部导体设置(3)的附近或与其接触。在直接紧贴或接触该由介电导热物料构成的层(5)处，可提供额外的导热层(11)，其优选为导电的金属层。亦可有一条至少为导热，优选为导电的镀通孔(9)从处于印刷电路板外的一导体部分(6om)被导引进印刷电路板内部，至少通进该由介电导热物料构成的层(5)附近。

公开(公告)号：CN105359633A

公开(公告)日：2016-02-24

申请号：CN201480038371.7

申请日：2014-06-23

Applicant: AT&S奥地利科技与系统技术股份公司

Inventor： W·施里特魏泽尔 ,  M·莫里恩兹 ,  亚历山大·卡斯帕 ,  E·普莱纳 ,  T·克里韦茨

IPC: H05K1/18 ,  H01L23/00 ,  H05K3/02 ,  H01L21/683 ,  H01L23/538

CPC classification number: H05K3/32 ,  H01L21/568 ,  H01L23/5389 ,  H01L24/24 ,  H01L24/82 ,  H01L2224/04105 ,  H01L2224/8203 ,  H05K1/0298 ,  H05K1/09 ,  H05K1/185 ,  H05K3/0026 ,  H05K3/02 ,  H05K3/4697 ,  H05K2201/0195 ,  H05K2201/09509 ,  H05K2201/10674 ,  H05K2203/0574 ,  H05K2203/1469

Abstract: 本发明涉及用于将嵌入在印制电路板(2)中的电子构件(1)电连接和重新接线的方法，其特征在于以下步骤：将第一永久抗蚀层(9)施加至该印制电路板(2)的一接点侧(8)，将该第一永久抗蚀层(11)结构化以在该电子构件(1)的接点(7)的范围内产生凹处(10、12)，将第二永久抗蚀层(11)施加至该已结构化的第一永久抗蚀层(9)上，将该第二永久抗蚀层(11)结构化以将在该些接点(7)的范围内的凹处(10)露出，并产生符合所期望的导电轨道(15)的露出处(12)，向该些露出处(10、12)以铜作化学涂层，流电地以铜填充该些露出处(10、12)，并将在该些凹处(10、12)之间的区域中的多余的铜去除。