利索-全球专利检索

  1. 登录
  2. 注册

搜索结果

63 条记录 (耗时 0.017 秒)

    测试装置
    3.
    发明公开
    测试装置 无效

    公开(公告)号：CN101627445A

    公开(公告)日：2010-01-13

    申请号：CN200780052065.9

    申请日：2007-03-08

    申请人： 爱德万测试株式会社

    发明人： 土井优 ,  佐藤新哉

    IPC分类号： G11C29/56 ,  G01R31/28

    CPC分类号： G11C29/44 ,  G11C29/4401 ,  G11C29/70 ,  G11C2029/1208

    摘要： 本发明公开一种测试装置，包括：不良计数存储器，针对每个存储器库以及每个区块，存储不良单元的数量；不良计数寄存器，针对每个存储器库，存储在测试对象区块内检测出的不良单元的数量；存储器读出部，自各存储器库中依次逐个地读出测试对象区块内的一部分页；检测部，根据将由存储器读出部从各页读出的数据与期待值进行比较所得的结果，检测出各页内的不良单元；不良计数部，使与含有被检测出不良单元的页的存储器库对应的不良计数寄存器的计数值增加相当于被检测出的不良单元的数量；以及写入部，与已完成测试对象区块内的各页不良检测的存储器库对应，将不良计数寄存器内所存储的不良单元的数量，写入与不良计数存储器中的该存储器库的该测试对象区块对应的存储区域内。

    包括自身ID信息的存储器件
    4.
    发明授权
    包括自身ID信息的存储器件 有权

    公开(公告)号：CN100573703C

    公开(公告)日：2009-12-23

    申请号：CN200410103718.X

    申请日：2004-12-28

    申请人： 海力士半导体有限公司

    发明人： 安龙福

    IPC分类号： G11C7/00 ,  G11C11/4063

    CPC分类号： G11C29/48 ,  G11C11/401 ,  G11C29/44 ,  G11C2029/1208 ,  G11C2029/4402

    摘要： 本发明提供了一种包括自身ID信息的存储器件，用于存储关于存储器件的诸如缺陷地址、制造工厂、制造日期、晶片号码、晶片上的坐标等信息。该存储器件包括多个存储体，其中每个存储体包括信息存储单元。所述信息存储单元包括连接在电源电压与第一节点之间的第一晶体管以及连接在第一节点和地线之间的N个熔丝单元。每个熔丝单元包括连接在第一节点与第二节点之间的熔丝以及连接在第二节点和地线之间的第二晶体管。如果在第二晶体管由于被其栅极接收的预解码器的输出信号导通时熔丝切断，则信息存储单元输出高电平信号，而在第二晶体管被预解码器的输出信号导通时熔丝不切断，则信息存储单元输出低电平信号。

    自集成芯片读出缺陷信息项之方法及集成存储芯片
    5.
    发明授权
    自集成芯片读出缺陷信息项之方法及集成存储芯片 失效 转让

    公开(公告)号：CN100492546C

    公开(公告)日：2009-05-27

    申请号：CN200410069825.5

    申请日：2004-07-09

    申请人： 因芬尼昂技术股份公司

    发明人： P·比尔

    IPC分类号： G11C29/00

    CPC分类号： G11C29/70 ,  G01R31/31935 ,  G11C29/44 ,  G11C2029/1208 ,  G11C2029/4402

    摘要： 本发明系关于一种集成存储芯片读出缺陷信息之方法，具若干字线的字线组可由冗余字线组取代及/或位线可由冗余位线取代，以取代缺陷存储单元；测试数据被写至该存储芯片的存储单元以进行测试该存储单元的目的；该写入数据被读出及与先前写入测试数据比产生第一缺陷信息项；若该写入测试数据及该读出测试数据不同，则该第一缺陷信息项显示缺陷；沿该位线的其一的存储单元被连续地读出；该第一缺陷信息项在该存储单元测试期间被缓冲储存于该字线组；第二缺陷信息项被产生，若至少一该第一缺陷信息项显示缺陷，则该第二缺陷信息项显示缺陷。

    存储器、修复系统与其测试方法
    6.
    发明公开
    存储器、修复系统与其测试方法 无效 复审申请

    公开(公告)号：CN101303897A

    公开(公告)日：2008-11-12

    申请号：CN200710149008.4

    申请日：2007-09-04

    申请人： 旺宏电子股份有限公司

    发明人： 廖惇雨 ,  陈宗申

    IPC分类号： G11C29/00

    CPC分类号： G11C29/42 ,  G06F11/1008 ,  G11C29/44 ,  G11C2029/0411 ,  G11C2029/1208

    摘要： 一种存储器，包括一存储器阵列、一错误校正码(Error correct code，ECC)单元与一比较器。存储器阵列包括至少一存储单元。存储单元被写入并存储至少一原始数据。错误校正码单元用以由存储单元读取出至少一测试数据。若测试数据中出现一错误，错误校正码单元即校正测试数据。错误校正码单元并据以输出至少一错误校正数据。比较器用以决定原始数据是否与错误校正数据相同，并输出一输出信号来指示存储单元为测试成功或测试失败。

    半导体电路及测试、监控及接近应用设定半导体电路之方法
    7.
    发明公开
    半导体电路及测试、监控及接近应用设定半导体电路之方法 失效

    公开(公告)号：CN1577630A

    公开(公告)日：2005-02-09

    申请号：CN200410055952.X

    申请日：2004-07-30

    申请人： 因芬尼昂技术股份公司

    发明人： M·佩纳

    IPC分类号： G11C29/00

    CPC分类号： G11C29/1201 ,  G11C16/04 ,  G11C29/16 ,  G11C2029/0407 ,  G11C2029/1208 ,  G11C2029/4402

    摘要： 本发明系相关于一种半导体电路(1)，以及用于测试、监控、以及接近应用地设定该半导体电路(1)之方法，该半导体电路(1)系具有一标准接口(6)，以用于在一正常操作中进行外部数据、地址、及/或指令的交换，以及一另一测试接口(7)，其系被提供用于一测试操作。并且，该半导体电路系具有一BIST控制器(11)，以用于起始、测试、及接近应用地设定该半导体组件(2)，一只读非易失性记忆体(9)，在其中系储存有用于架构以及用于测试该半导体组件之一标准程序代码、标准测试、及标准启动参数，一可程序化非易失性记忆体(10)，在其中系储存有用于架构以及用于测试该半导体组件之至少一程序代码、功能性测试、操作参数、测试以及启动参数，以及一易失性记忆体(17)，其系被配置于该BIST控制器。

    用于对缺陷单元地址编程的缺陷单元地址编程电路和方法
    8.
    发明公开
    用于对缺陷单元地址编程的缺陷单元地址编程电路和方法 失效

    公开(公告)号：CN1441437A

    公开(公告)日：2003-09-10

    申请号：CN03119863.5

    申请日：2003-02-04

    申请人： 三星电子株式会社

    发明人： 金载勋 ,  徐东一 ,  吴孝镇

    IPC分类号： G11C11/34 ,  G11C8/00

    CPC分类号： G11C29/785 ,  G11C29/72 ,  G11C2029/1208

    摘要： 一种半导体存储器件以及其中可用的缺陷单元地址编程电路。已封装的半导体存储器件包括：存储单元阵列；多个冗余存储单元，用于修复缺陷存储单元；比较器，用于比较在测试已封装的半导体存储器件的测试过程中从存储单元输出的数据，并产生比较对应信号；模式设置寄存器，用于存储外部施加的缺陷单元地址编程控制信号；地址产生电路，用于产生内部地址；缺陷单元地址编程电路，当比较一致信号指示检测到缺陷存储单元时，锁存来自地址产生电路的内部地址，并且对缺陷单元地址编程；以及缺陷单元地址解码电路，用于当从地址产生电路输出的内部地址和从缺陷单元地址编程电路输出的缺陷单元地址相对应时，产生冗余存储单元选择信号。

    测试控制器、总线系统及测试方法
    9.
    发明公开
    测试控制器、总线系统及测试方法 无效

    公开(公告)号：CN108628710A

    公开(公告)日：2018-10-09

    申请号：CN201810228229.9

    申请日：2018-03-20

    申请人： 联发科技股份有限公司

    发明人： 黃俊达

    IPC分类号： G06F11/22

    CPC分类号： G11C29/1201 ,  G06F13/1694 ,  G11C2029/1208 ,  G11C2029/1806

    摘要： 本发明提供一种测试控制器、总线系统和相关联的测试方法。该测试控制器包括：测试电路和总线监控器。该测试电路用于在总线装置的操作期间测试总线监控器。该总线监控器用于监控总线接口上的总线信号，其中，该总线连接在该总线装置的总线代理和第一总线矩阵之间。当该测试电路的测试在该总线装置的操作期间被启用时，该测试电路将从该总线信号中提取出来的该总线装置的状态和配置保存到存储器中；当该测试完毕时，该测试电路从该存储器中恢复该总线装置的该状态和该配置。本发明提供了一种有效的故障预防机制。