-
公开(公告)号：CN105027220A
公开(公告)日：2015-11-04
申请号：CN201480012714.2
申请日：2014-03-11
申请人： 高通股份有限公司
发明人： C·郑
CPC分类号： G11C7/08 , G11C11/5642 , G11C16/0483 , G11C16/26 , G11C16/28 , G11C29/702 , G11C29/848
摘要： 一种存储器包括冗余感测放大器(315)和多个感测放大器对(302，305)。每个感测放大器对包括第一感测放大器(302)和第二感测放大器(305)。每个感测放大器对驱动一公共负载线(负载线[1,2,..,32])。该存储器被配置成使用单个冗余感测放大器实现列冗余，而不需要针对每个感测放大器的局部读线。
-
公开(公告)号：CN1918663A
公开(公告)日：2007-02-21
申请号：CN200580004220.0
申请日：2005-02-04
申请人： 株式会社半导体能源研究所
发明人： 加藤清
CPC分类号： G11C16/22 , G11C29/702
摘要： 通过在使用具有两个状态的、只能在一个方向上转换的存储元件的OTP型非易失性存储器中使用至少两个存储元件形成用于存储1位数据的存储单元。在使用具有H状态(第一状态)和L状态(第二状态)(下文简称为H和L)且只能在从L至H的一个方向上电转换的存储元件的OTP型非易失性存储器中，通过使用两个或两个以上存储元件形成用于存储1位数据的存储单元。
-
公开(公告)号：CN1146792C
公开(公告)日：2004-04-21
申请号：CN99814929.2
申请日：1999-12-01
申请人： 因芬尼昂技术股份公司
IPC分类号： G06F11/20
CPC分类号： G11C29/78 , G11C29/702
摘要： 集成存储器具有用于从或向连接在它上面的标准存储单元(MC)传输数据的标准位线(BL)，以及标准读出放大器(SA1)，此读出放大器一方面经导线(L1)与标准位线(BL)连接，另一方面与数据线(DQ1)连接和用于放大从标准存储单元(MC)读出的数据。此外，存储器具有冗余读出放大器(RSA1)用于在冗余情况下替换标准读出放大器(SA1)，此冗余读出放大器同样一方面与导线(L1)连接和另一方面与数据线(DQ1)连接，并且在冗余情况下用于放大从标准存储单元(MC)读出的数据。
-
公开(公告)号：CN106463180A
公开(公告)日：2017-02-22
申请号：CN201480079672.4
申请日：2014-07-08
申请人： 英特尔公司
CPC分类号： G03F7/705 , G06F11/2041 , G06F17/5068 , G06F17/5081 , G11C5/025 , G11C29/702 , G11C29/814 , G11C29/816 , G11C29/88
摘要： 公开了用于通过确定备用核布局来实现嵌入式存储器阵列的尺寸减小的技术。在实施例中，包括全局过程参数的输入参数与设计特性组合以计算对应于管芯的潜在冗余构造的产量值。可以对所产生的产量进行比较以确定哪个冗余构造适合于维持特定的产量。被配置有一个或多个备用核(在其中没有冗余存储器)的管芯导致等于或超过具有常规存储器冗余的管芯的产量的产量。在一些示例性情况下，从核中消除存储器冗余。另一实施例提供了具有包括冗余核的阵列的半导体结构，每个核包括存储器阵列和逻辑结构的组成，其中每个冗余核的存储器阵列中的至少一个存储器阵列在没有行冗余和列冗余的至少其中之一的情况下被实现。
-
公开(公告)号：CN103999162A
公开(公告)日：2014-08-20
申请号：CN201180075840.9
申请日：2011-12-23
申请人： 英特尔公司
CPC分类号： G11C29/70 , G11C29/025 , G11C29/04 , G11C29/4401 , G11C29/702 , G11C29/785 , G11C29/846 , G11C2213/71 , H01L22/22 , H01L23/481 , H01L25/0657 , H01L2225/06544 , H01L2225/06596 , H01L2924/0002 , H01L2924/00
摘要： 本文描述了用于堆叠存储器架构的自修复逻辑。存储装置的一个实施例包括存储器堆叠和与存储器堆叠耦合的系统元件，存储器堆叠具有包括第一存储器管芯元件的一个或多个存储器管芯元件。第一存储器管芯元件包括多个硅通孔（TSV）和自修复逻辑，TSV包括数据TSV和一个或多个备用TSV，自修复逻辑用于修复多个数据TSV的有缺陷TSV的操作，对有缺陷TSV的操作的修复包括利用一个或多个备用TSV。
-
公开(公告)号：CN100552805C
公开(公告)日：2009-10-21
申请号：CN02830034.3
申请日：2002-12-16
申请人： 国际商业机器公司
CPC分类号： G11C29/4401 , G11C11/41 , G11C29/16 , G11C29/24 , G11C29/44 , G11C29/702 , G11C29/72 , G11C2029/0407 , G11C2029/0409 , G11C2029/1208 , G11C2029/4402
摘要： 本发明涉及用于在存储器阵列的测试期间启动冗余存储器元件的方法和电路。本发明实施例的集成电路包括：具有多个存储器元件的存储器阵列，存储器阵列包括：多个一般存储器元件；和至少一个用于与多个存储器元件中有故障的存储器元件进行交换的冗余存储器元件。集成电路还包括内置存储器自测试单元，其包括：测试单元，用于确定存储器元件是否有故障，并且响应有故障产生故障信号，以及只有当冗余存储器元件已经被启动时，确定该冗余存储器元件是否有故障；冗余启动激励器，用于通过载入启动信号对该冗余存储器元件的启动进行定时；以及故障地址寄存器，用于当该故障信号被激活时，基于该载入启动信号控制相应的冗余存储器元件的启动。
-
公开(公告)号：CN107818811A
公开(公告)日：2018-03-20
申请号：CN201710821332.X
申请日：2017-09-13
申请人： 三星电子株式会社
CPC分类号： G11C29/702 , G11C5/025 , G11C7/1012 , G11C29/26 , G11C29/76 , G11C29/838 , G06F11/1666
摘要： 一种存储器器件，包括：包括布置在包括正常列和用于修复所述正常列的冗余列的多个列中的多个存储器单元的存储器单元阵列，包括正常外围逻辑电路和用于修复所述正常外围逻辑电路的冗余外围逻辑电路的多个外围逻辑电路，以及被配置为基于所述多个列中的至少一个的缺陷或所述多个外围逻辑电路中的至少一个的缺陷中的至少一个缺陷，在所述多个列和所述多个外围逻辑电路之间形成第一路径的第一路径选择逻辑。
-
公开(公告)号：CN103003886B
公开(公告)日：2015-11-25
申请号：CN201180034019.2
申请日：2011-06-24
申请人： 桑迪士克科技股份有限公司
IPC分类号： G11C29/02
CPC分类号： G11C29/02 , G11C29/025 , G11C29/702 , G11C2029/1202
摘要： 给出了用于检测存储器阵列中的断裂字线的技术和相应的电路。在一个示例实施例中，对沿着字线的第一多个存储器单元进行存储器电路的编程操作，该编程操作包括一系列交替的编程脉冲和验证操作，当被验证过时，存储器单元各自屏蔽（lock out）进一步的编程脉冲。基于所述第一多个存储器单元的被验证为已编程的第一子集的存储器单元的编程脉冲的数量相对于所述第一多个存储器单元的被验证为已编程的第二子集的存储器单元的编程脉冲的数量，确定所述字线是否有缺陷，其中所述第一子集和所述第二子集每个包含多个存储器单元并且不相同。
-
公开(公告)号：CN102110482B
公开(公告)日：2015-06-17
申请号：CN201010244677.1
申请日：2010-08-04
申请人： 海力士半导体有限公司
IPC分类号： G11C29/44
CPC分类号： G11C29/702
摘要： 本发明提供一种半导体装置的修复电路，包括：多个穿通硅通孔，包括具有一个修复穿通硅通孔和M个正常穿通硅通孔的重复的组；发送单元，被配置为基于控制信号，以第一多路复用比对输入数据进行多路复用，并将多路复用的数据传输至多个穿通硅通孔；接收单元，被配置为基于控制信号，以第二多路复用比对经由多个穿通硅通孔传输的信号进行多路复用，并产生输出数据；以及控制信号发生单元，被配置为基于测试信号的输入次数来产生控制信号的组。
-
公开(公告)号：CN103680585A
公开(公告)日：2014-03-26
申请号：CN201310364367.7
申请日：2013-08-20
申请人： 爱思开海力士有限公司
发明人： 宋清基
CPC分类号： G11C29/04 , G11C8/14 , G11C29/702 , G11C29/848
摘要： 一种存储器，其包括：第一至第N字线；第一至第M冗余字线，所述第一至第M冗余字线被配置成以替代第一至第N字线中的M个字线；及控制电路，其被配置成：在第一模式中第一至第M冗余字线中的第K（1≤K≤M）冗余字线替代第一至第N字线中的对应于输入地址的字线的情况下，响应于激活信号而激活邻近于第K冗余字线的至少一个邻近字线。
-
-
-
-
-
-
-
-
-
搜索结果
28 条记录 (耗时 0.015 秒)
