故障判定电路及方法、检测装置、电子设备、移动体

    公开(公告)号:CN108663584A

    公开(公告)日:2018-10-16

    申请号:CN201810187467.X

    申请日:2018-03-07

    发明人: 村岛宪行

    IPC分类号: G01R31/00

    摘要: 故障判定电路及方法、检测装置、电子设备、移动体,故障判定电路无需使连续接收模拟电压信号将其转换成数字电压信号的模数转换器的动作停止就能够进行模数转换器的故障判定。故障判定电路具有:第一转换部,对基于第一物理量检测信号的第一模拟信号连续地进行A/D转换;切换部,输入有包含第一基准电压和基于第一物理量检测信号的第二模拟信号在内的多个信号,并将这些信号以时分的方式输出;第二转换部,对切换部的输出进行A/D转换;和比较判定部,比较判定部根据基于第一转换部对第一模拟信号进行A/D转换而得的第一数字信号的信号和基于第二转换部对第二模拟信号进行A/D转换而得的第二数字信号的信号进行第一转换部的故障判定。

    A/D转换器
    2.
    发明授权

    公开(公告)号:CN102983865B

    公开(公告)日:2016-01-20

    申请号:CN201210275497.9

    申请日:2012-07-31

    IPC分类号: H03M3/02

    CPC分类号: H03M3/02 H03M3/35 H03M3/43

    摘要: 本发明涉及A/D转换器。在Δ-ΣA/D转换器的Δ-Σ调制器中提供的算术运算电路包括分别设置在运算放大器的正侧输入节点和负侧输入节点处的两个基准电容器。当与调制器的输出相对应的信号与输入信号相加或相减时,通过互补地切换正侧输入节点和负侧输入节点处的基准电容器的连接,使得增加到运算放大器的输入节点的电荷量总是相同,而无论基准电压如何,从而使运算放大器的输入节点的电位收敛到该电路的共模电位。

    模拟数字转换电路及其驱动方法

    公开(公告)号:CN103518328A

    公开(公告)日:2014-01-15

    申请号:CN201380001301.X

    申请日:2013-02-21

    发明人: 徳永祐介

    IPC分类号: H03M3/02

    CPC分类号: H03M3/32 H03M3/02 H03M3/39

    摘要: 一种模拟数字转换电路以及其驱动方法。AD转换电路(10)具有生成时钟信号(211和212)的时钟生成电路(150)和使用时钟信号(211和212)进行动作的增量型的模拟数字转换器(100)。所述时钟信号(211和212)包括第1初始期间(T2)和多个通常期间(T3),该第1初始期间(T2)是高期间以及低期间中的一方的期间,并且是复位解除后的第1个期间,该通常期间(T3)位于该第1初始期间(T2)之后,并且是比该第1初始期间(T2)短的高期间或者低期间。

    信号处理电路、对应的传感器器件和设备

    公开(公告)号:CN109004926A

    公开(公告)日:2018-12-14

    申请号:CN201810386440.3

    申请日:2018-04-26

    摘要: 本申请涉及信号处理电路、对应的传感器器件和设备。电路包括第一输入端子、第二输入端子、第三输入端子和输出端子。第一求和节点将在第一输入端子和第三输入端子处的信号相加。第二求和节点将在第二输入端子和第三输入端子处的信号相减。选择器响应于选择信号在相加的信号与相减的信号之间进行选择。选择器的输出被积分以生成积分信号。该积分信号由比较器与阈值进行比较,该比较器在输出端子处生成具有第一电平和第二电平的输出信号。该输出信号的反馈产生选择信号,使得选择器响应于输出信号的第一电平选择相加的信号,并且使得选择器响应于输出信号的第二电平选择相减的信号。

    传感器装置
    7.
    发明公开

    公开(公告)号:CN108352842A

    公开(公告)日:2018-07-31

    申请号:CN201680067634.6

    申请日:2016-11-04

    IPC分类号: H03M3/02 H03M1/12

    CPC分类号: H03M1/12 H03M3/02

    摘要: 提供一种无需设置阻抗变换电路、还不需要放大器、小型且低耗电的、具备进行Δ调制或混合型调制的A/D变换器的传感器装置。为此,在A/D变换器(21A)中,运算模拟输入信号与预测值的差分的加法器由包括作为输入信号源的电容性电荷输出元件(22)与电容器(23)的串联电路的电容型加法器(24)构成,电荷输出元件(22)自身所具有的电容分量被用于构成电容型加法器(24)的电容的一部分。由数字预测滤波器(25)根据量化器(27)的输出来生成预测值,利用电容型加法器(24)来运算在电荷输出元件(22产生的模拟输入信号与预测值的差分。通过量化器(27)对该差分进行量化并进行编码,因此模拟输入信号通过A/D变换器(21A)而被进行Δ调制,被变换为数字信号(dout)。

    压缩编码设备、压缩编码方法、解码设备、解码方法和程序

    公开(公告)号:CN107431492A

    公开(公告)日:2017-12-01

    申请号:CN201680012217.1

    申请日:2016-02-18

    申请人: 索尼公司

    发明人: 福井隆郎

    IPC分类号: H03M7/42 G10L19/00 H03M3/02

    摘要: 本发明的公开内容涉及一种能够提供具有较高压缩率的无损压缩技术的压缩编码设备、压缩编码方法、解码设备、解码方法和程序。压缩编码设备的编码单元参考第一转换表将ΔΣ调制的数字信号的M位转换成N位(M>N),并且如果不能使用第一转换表转换成N位,则参考第二转换表转换成N位。当P为N位的位模式的数量时,第一转换表是存储对于过去的位模式具有最高发生频率的(P-1)个代码的表,并且第二转换表是存储对于过去的位模式具有在第一转换表之后的次高发生频率的(P-1)个代码的表。本公开适用于例如对音频信号进行压缩和编码的压缩编码设备。

    数字滤波器
    9.
    发明公开

    公开(公告)号:CN106664077A

    公开(公告)日:2017-05-10

    申请号:CN201580031420.9

    申请日:2015-05-15

    发明人: 梶田徹矢

    IPC分类号: H03H17/00 H03M3/02

    摘要: 本发明的数字滤波器包括:累积计算部(10),其按与输入数据的采样频率相同的采样频率fS的时钟进行动作,对每1样本累积输入数据;频率变换部(12),其以采样频率fD=fS/N间隔剔出采样频率fS的数据;差分计算部(11),其按采样频率fD的时钟进行动作,从输入数据中减去1个样本前的数据;50Hz去除用差分计算部(20),其按采样频率fD的时钟进行动作,从输入数据中减去多个样本前的数据;以及60Hz去除用差分计算部(30),其按采样频率fD的时钟进行动作,从输入数据中减去多个样本前的数据。

    用于可重新配置相移器及混频器的系统及方法

    公开(公告)号:CN106357274A

    公开(公告)日:2017-01-25

    申请号:CN201610562263.0

    申请日:2016-07-15

    IPC分类号: H03M3/02 H04B7/06

    摘要: 本申请案涉及一种用于可重新配置相移器及混频器的系统及方法。一种用于产生选定相位的周期性信号的模拟电路,其包含接收正交差分RF信号及一对差分增益信号的一或多个相位插值器(20)。差分同相RF信号施加于尾晶体管(32a、32b)的相应栅极处,且第一差分增益信号施加于耦合到所述尾晶体管的晶体管四元组(30a1、30a2;30b1、30b2)。所述正交相位RF信号及第二差分增益信号相似地施加于另一晶体管四元组(30c3、30c4;30d3、30d4)及相关联尾晶体管(32c、32d)。连接到每对中的一个晶体管的负载(35)接收对应于所述第一增益信号与所述第二增益信号的比率的相位的输出信号。所述电路可配置为相移器或上变频混频器。