模拟数字转换电路及其驱动方法

    公开(公告)号:CN103518328A

    公开(公告)日:2014-01-15

    申请号:CN201380001301.X

    申请日:2013-02-21

    发明人: 徳永祐介

    IPC分类号: H03M3/02

    CPC分类号: H03M3/32 H03M3/02 H03M3/39

    摘要: 一种模拟数字转换电路以及其驱动方法。AD转换电路(10)具有生成时钟信号(211和212)的时钟生成电路(150)和使用时钟信号(211和212)进行动作的增量型的模拟数字转换器(100)。所述时钟信号(211和212)包括第1初始期间(T2)和多个通常期间(T3),该第1初始期间(T2)是高期间以及低期间中的一方的期间,并且是复位解除后的第1个期间,该通常期间(T3)位于该第1初始期间(T2)之后,并且是比该第1初始期间(T2)短的高期间或者低期间。

    Sigma-delta A/D转换器
    3.
    发明授权

    公开(公告)号:CN100362744C

    公开(公告)日:2008-01-16

    申请号:CN00812186.9

    申请日:2000-08-02

    发明人: 彼得·拉泽尔

    IPC分类号: H03M3/04

    CPC分类号: H03M3/32 H03M3/496

    摘要: 一种Sigma-delta A/D转换器,包括至少一个模拟信号输入(1、2),用于供给模拟输入信号;具有多个电容器(20)的减法单元(3),用于在采样阶段采样输入信号,并能够在积分阶段把电容器(20)切换到依赖于控制信号的参考电压源(7、8、9);至少一个积分器(10),用于在积分阶段积分减法单元(3)的输出信号;数字转换器(13),用于摸/数转换积分器(10)的输出信号,并把数字化的输出信号输出到数字信号输出端(14),以及包括控制逻辑单元(16),用于产生控制信号,以这种方式,在积分阶段最小化了参考电压源(7、8、9)的电流负载。

    功率缩放连续时间Δ-Σ调制器

    公开(公告)号:CN108696281A

    公开(公告)日:2018-10-23

    申请号:CN201810323172.0

    申请日:2018-04-12

    IPC分类号: H03M3/00

    摘要: 本公开涉及功率缩放连续时间Δ‑Σ调制器。Δ‑Σ调制器电路包括:包括第一积分器级和模数转换器(ADC)电路的正向电路路径,其中所述正向电路路径的传递函数包括m的信号增益元素,其中m是正整数;到所述第一积分器级的输入路径,其中所述输入路径的传递函数包括1/m的信号增益元素;和反馈电路路径,可操作地耦合到ADC电路的输出和所述第一积分器级的op amp的反相输入,其中所述反馈电路路径至少包括第一数模转换器(DAC)电路,并且所述反馈电路路径的传递函数包括1/m的信号增益元素。

    Sigma-Delta调变器以及转换方法

    公开(公告)号:CN103873064A

    公开(公告)日:2014-06-18

    申请号:CN201310665269.7

    申请日:2013-12-10

    IPC分类号: H03M3/00

    摘要: 本发明揭露一种Sigma-Delta调变器及转换方法,用以产生数字输出信号。其中Sigma-Delta调变器包括多阶回路滤波器以及量化器。多阶回路滤波器接收模拟输入信号,且根据模拟输入信号产生积分输出信号。量化器耦接多阶回路滤波器。量化器接收积分输出信号,且对积分输出信号进行量化以产生数字输出信号。Sigma-Delta调变器中不同的前馈路径用于不同的频带。本发明的Sigma-Delta调变器在高取样频率下具有较佳的稳定度、在驱动量化器方面具有较高驱动能力、以及/或具有较少的功率消耗。

    控制多级电路的级的方法和装置

    公开(公告)号:CN1265556C

    公开(公告)日:2006-07-19

    申请号:CN01821222.0

    申请日:2001-10-31

    IPC分类号: H03M3/02

    摘要: 在减少功率消耗时可用于控制∑Δ以提供性能所需电平的控制机制。∑Δ模数转换器(ADC)用多级(即,回路或部分)来设计,并当启用更多级时提供改良的性能(例如,较高的动态范围)。控制机制选择性地启用足够数量的级以提供所需的性能,并禁用其余级以保存功率。通过测量经过与信号通道上的∑ΔADC相类似的∑ΔADC的ADC输入信号的一个或多个特性(例如,信号电平),把测得的特性与特定阈电平进行比较,并控制级以便获得期望目标,控制机制可以实现上述功能。在一个实施例中,控制电路包括一个或多个检测器级、一个调节电路以及一个信号处理器。检波器级接收输入信号并提供已检波信号。调节电路接收已检波信号并提供已调节采样。信号处理器接收已调节采样并提供选择性禁用∑ΔADC中零个或多个∑Δ级的控制信号。

    混合式频率合成器及方法

    公开(公告)号:CN108028659A

    公开(公告)日:2018-05-11

    申请号:CN201680051838.0

    申请日:2016-07-28

    IPC分类号: H03L7/18 G06F1/02

    摘要: 实施例包含一种混合式频率合成器,其包括直接数字合成器,所述直接数字合成器经配置以产生具有由从外部产生信号源接收的输入信号确定的频率的数字输出信号。所述混合式频率合成器进一步包含Δ‑Σ调制器,其经配置以基于数字输出信号来产生Δ‑Σ调制信号,所述Δ‑Σ调制器耦合到直接数字合成器。所述混合式频率合成器还包含数/模转换器,其经配置以将Δ‑Σ调制信号转换成模拟输出信号,所述数/模转换器耦合到所述Δ‑Σ调制器。此外,所述混合式频率合成器包含带通滤波器,其经配置以从所述模拟输出信号移除干扰频率,所述带通滤波器耦合到所述数/模转换器;及锁相回路,其耦合到所述带通滤波器且由从所述带通滤波器接收的参考信号驱动。

    Δ-Σ调制器和通信设备
    8.
    发明授权

    公开(公告)号:CN105009460B

    公开(公告)日:2018-01-09

    申请号:CN201480010850.8

    申请日:2014-02-27

    发明人: 前畠贵

    IPC分类号: H03M3/02

    摘要: 提供了一种能够输出包括不同频率的多个输出信号的输出信号的ΔΣ调制器。ΔΣ调制器配备有:多个输入端口,不同频率的多个输入信号被分别输入到多个输入端口;多个回路滤波器,被设置为分别对应于多个输入端口;加法器,用于将多个回路滤波器的输出相加;以及量化器,用于量化加法器的输出。输入到对应输入端口的输入信号和从量化器输出的反馈信号被输入到多个回路滤波器中的每一个。多个回路滤波器分别用于阻止输入到对应输入端口的输入信号的频率附近的噪声的属性。

    节能的多比特δ-∑转换器

    公开(公告)号:CN1943117B

    公开(公告)日:2010-11-03

    申请号:CN200580011576.7

    申请日:2005-02-04

    IPC分类号: H03M3/04

    摘要: 本发明涉及一种节能多比特δ-∑转换器(1),包含:一个用于模拟输入信号(ZA)的输入(2)和一个用于数字输出信号(ZD)的输出(3);一个具有N比特宽并用来将数字输出信号(ZD)转换为模拟反馈信号(Z3)的数字-模拟转换器(4);一个用来形成输入信号(ZA)和反馈信号(Z3)之间差别的求和装置(5);一个用来对差分信号(Z1)进行滤波的滤波器(6);一个用来对已滤波差分信号(Z2)进行数字转换,形成具有N比特宽的数字输出信号(ZD)的计时数字转换装置(7)。所述数字转换装置(7)具有若干比较器(21、22、23),比较器将已滤波信号(Z2)与每个比较器(21、22、23)所属的相应的参考电位(U0、...U6)进行比较,每个比较器向解码器输出一个比较结果(V1、V2、V3),解码器由比较结果(V1、V2、V3)产生数字输出信号(ZD),并且根据以前的比较结果对参考电位(U0、...U6)进行更新。

    控制多级电路的级的方法和装置

    公开(公告)号:CN1509519A

    公开(公告)日:2004-06-30

    申请号:CN01821222.0

    申请日:2001-10-31

    IPC分类号: H03M3/02

    摘要: 在减少功率消耗时可用于控制∑Δ以提供性能所需电平的控制机制。∑Δ模数转换器(ADC)用多级(即,回路或部分)来设计,并当启用更多级时提供改良的性能(例如,较高的动态范围)。控制机制选择性地启用足够数量的级以提供所需的性能,并禁用其余级以保存功率。通过测量经过与信号通道上的∑ΔADC相类似的∑ΔADC的ADC输入信号的一个或多个特性(例如,信号电平),把测得的特性与特定阈电平进行比较,并控制级以便获得期望目标,控制机制可以实现上述功能。在一个实施例中,控制电路包括一个或多个检测器级、一个调节电路以及一个信号处理器。检波器级接收输入信号并提供已检波信号。调节电路接收已检波信号并提供已调节采样。信号处理器接收已调节采样并提供选择性禁用∑ΔADC中零个或多个∑Δ级的控制信号。