一种多功能通用型功耗场景捕捉装置及其应用方法

    公开(公告)号:CN118586335A

    公开(公告)日:2024-09-03

    申请号:CN202410803493.6

    申请日:2024-06-20

    IPC分类号: G06F30/331 G06F119/06

    摘要: 本发明公开了一种多功能通用型功耗场景捕捉装置及其应用方法,本发明装置包括进程封装部件和装置内核两部分,所述进程封装部件用于基于仿真器将用户需求的命令打包封装以用于对装置内核进行功能配置、信息读取和模式选择,所述装置内核用于在收到封装的命令后对一个或多个被测设计部件DUT的翻转率进行收集、缓存、多粒度柔化处理、峰值点甄别,以及根据功耗目标执行针对翻转率的处理结果进行选择性信息输出。本发明旨在既能准确捕捉峰值功耗,又能为根据平均功耗计算提供相对科学的波形数据及翻转率信息,同时还可为程序分与优化与选取提供各种目标功耗场景波形、翻转率等信息,在保证准确性的情况下,一遍仿真即可获得所有数据。

    可配置系统级验证环境构造方法、系统及介质

    公开(公告)号:CN111859833B

    公开(公告)日:2024-07-05

    申请号:CN202010710253.3

    申请日:2020-07-22

    IPC分类号: G06F30/33

    摘要: 本发明公开了一种可配置系统级验证环境构造方法,用于构造生成集成电路芯片的系统级验证环境,该方法包括:将待测设计系统级验证时所有不同平台和不同功能需求的编译参数记录到模板文件;为模板文件中的每个编译参数确定开关;用规则文件记录开关之间的所有的逻辑关系;根据需要的具体功能提供配置文件,指明所需的开关及其取值;将规则文件应用于配置文件进行合法性检查,若检查通过则按照配置文件指定的开关从模板文件选出需要的编译参数;否则返回错误信息并退出。本发明能够满足不同验证平台、不同验证功能的需求,具有可靠性好、易于使用、灵活配置、不易出错、重用方便的优点。

    一种测试激励优化回归验证方法、系统及介质

    公开(公告)号:CN113807046B

    公开(公告)日:2024-05-31

    申请号:CN202111178143.8

    申请日:2021-10-09

    IPC分类号: G06F30/398 G06F11/36

    摘要: 本发明公开了一种测试激励优化回归验证方法、系统及介质,本发明方法包括针对芯片设计的回归测试集合,分别计算各个功能点集合的所有测试激励的测试激励指标集合以及各个功能点集合的功能点指标;将各个功能点集合按照功能点指标降序;将各个功能点集合的所有测试激励按照测试激励指标集合中的测试激励指标排序;采用预设的调度策略,从排序优化后的功能点集合中选取测试激励,生成新的测试激励序列,直至排序优化后的功能点集合为空。本发明能够实现复杂芯片如众核处理器、高阶路由芯片敏捷设计的回归测试激励集的优化,实现缺陷检测率、功能点覆盖率的优化目标,可提高回归测试的效率。

    一种针对CHI总线的通用协议转换桥及SoC

    公开(公告)号:CN111611187A

    公开(公告)日:2020-09-01

    申请号:CN202010597470.6

    申请日:2020-06-28

    IPC分类号: G06F13/38 G06F13/40 G06F15/78

    摘要: 本发明公开了一种针对CHI总线的通用协议转换桥及SoC,通用协议转换桥包括事务层处理模块、状态机、报文缓存模块以及两个链路层处理模块,链路层处理模块用于处理CHI总线和类CHI总线信用控制和事务ID转换,事务层处理模块用于处理CHI总线报文各域段与类CHI总线各域段之间的转换,状态机用于控制CHI总线与类CHI总线间的数据传输,报文缓存模块用于缓存未完成的CHI总线报文和类CHI总线报文,为协议层转换模块提供数据支持。本发明能够实现标准CHI总线与类CHI总线协议间的协议转换,能够满足SoC设计中集成带有标准CHI接口IP的需求。

    一种支持可扩展处理器机间中断通信的方法和装置

    公开(公告)号:CN110865969A

    公开(公告)日:2020-03-06

    申请号:CN201911070386.2

    申请日:2019-11-05

    IPC分类号: G06F15/173 G06F13/24

    摘要: 本发明涉及微处理器的微体系结构设计领域,本发明公开了一种支持可扩展处理器机间中断通信的方法和装置,本发明通过指定的机间中断响应处理器响应任意源处理器的中断请求,步骤包括通过片上网络和处理器间高速互连接口接收中断请求后解包并缓存,缓存被调度后获取相关配置发出有效的机间中断Ack,根据缓存的信息通知对应的编号为i的计算簇控制单元;然后分别将机间中断Ack打包仲裁输出至源处理器,并通过机间中断响应处理器进行跨处理器中断响应生成机间中断响应并打包成为机间中断响应报文并发送给对应的计算簇。本发明可支持处理器数量的扩展实现处理器机间中断通信,具有高性能、开销小、易于实现、使用灵活的优点。

    基于重力场模型的垂线偏差补偿方法

    公开(公告)号:CN107677292B

    公开(公告)日:2019-11-15

    申请号:CN201710894464.5

    申请日:2017-09-28

    IPC分类号: G01C25/00

    摘要: 本发明针对现有惯性导航系统精度受到垂线偏差影响而降低的问题,公开了一种基于重力场模型的垂线偏差补偿方法,属于惯性导航技术领域。本发明通过所述标定、计算正常重力矢量、由重力场模型计算垂线偏差、根据垂线偏差计算补偿后的重力矢量、初始对准和导航解算等步骤,补偿了垂线偏差对惯性导航系统的影响,提高了惯性导航定位精度,本发明步骤简单、易于实现,可在不增加额外的硬件成本的条件下减弱垂线偏差对惯性导航影响,提升惯性导航系统精度。

    一种FPGA间双模互连网络结构的映射方法及系统

    公开(公告)号:CN118504490A

    公开(公告)日:2024-08-16

    申请号:CN202410690709.2

    申请日:2024-05-30

    IPC分类号: G06F30/34

    摘要: 本发明公开了一种FPGA间双模互连网络结构的映射方法及系统,本发明方法包括确定待验证设计DUT中#imgabs0#个划分块对外信号的传输需求;确定FPGA验证平台的FPGA节点对外的端口数量以及每一个端口的代价函数;根据划分块对外信号的传输需求、FPGA节点对外的端口数量实现划分块与FPGA节点之间的映射;针对每一个可用的FPGA节点,将映射至该FPGA节点的划分块的对外信号与该FPGA节点中的端口进行映射,使得该FPGA节点所有端口的代价函数的最大值最小。本发明旨在实现双模互连网络的映射以充分发挥双模互连网络端口的传输性能,得到全局端口传输信号尽可能均衡,最终使得整体性能最高。