一种基于遗传算法的目录控制器测试激励生成方法

    公开(公告)号:CN112069081B

    公开(公告)日:2022-06-03

    申请号:CN202011019028.1

    申请日:2020-09-24

    IPC分类号: G06F11/36 G06N3/12

    摘要: 本发明公开了一种基于遗传算法的目录控制器测试激励生成方法,本发明包括:S1:针对目录控制器的测试特征进行遗传算法的符号编码;S2:创建测试激励的初代种群,基于否定选择算法选择随机染色体加入种群;S3:进行变异操作生成新染色体,基于否定选择算法加入种群;S4:进行交叉操作生成新染色体,基于否定选择算法加入种群;S5:重复步骤S3‑S4直至达到最大遗传代数或出现适应度值大于等于设定阈值的染色体。本发明能够挖掘覆盖率与激励输入之间的关系,指导随机测试激励的生成,依据否定选择算法有监督选择新染色体加入种群,达到最少的冗余测试激励,尽快覆盖不同的覆盖率功能点,减少测试时间,提高了验证效率。

    处理器与内存间写阻塞式通信控制方法、部件、设备及介质

    公开(公告)号:CN112181871A

    公开(公告)日:2021-01-05

    申请号:CN202011043558.X

    申请日:2020-09-28

    IPC分类号: G06F12/1009 G06F11/10

    摘要: 本发明公开了一种处理器与内存间写阻塞式通信控制方法、部件、设备及介质,本发明针对处理器需发往片外内存的访存请求以及来自片外内存的读响应分别进行不同处理:将读请求的目标地址存入存储表中并置为有效,发送至请求发送命令请求队列以排队发往片外内存;如果读响应包含不可纠错误,则往片外内存重发该读响应对应的读请求,否则将读响应的目标地址在存储表中置为无效,返回读响应;根据写请求的目标地址是否在存储表中选择是否阻塞该写请求,且在写请求的目标地址在存储表中变为无效的时候停止阻塞该写请求。本发明能够尽可能不影响系统性能、最大概率地容主处理器与片外内存之间的板间软错误。

    依赖多信道环网的死锁避免方法
    7.
    发明公开

    公开(公告)号:CN116938635A

    公开(公告)日:2023-10-24

    申请号:CN202310868623.X

    申请日:2023-07-14

    IPC分类号: H04L12/46

    摘要: 本发明公开了一种依赖多信道环网的死锁避免方法,包括在多信道环网和单信道环网之间设置交联桥CrossBridge,通过交联桥CrossBridge将多信道环网和单信道环网相互连接,为多信道环网的请求REQ、监听SNP、应答ACK、响应RSP多种信息分别设置单独的物理信道,所述交联桥CrossBridge为每一个物理信道分别设置独立的数据传输队列以用于向独立的多信道环网和单信道环网注入数据报文或卸载数据报文使得多种信息互不相干。本发明能够避免片上互连网络出现死锁,提高片上互连网络的效率以及可靠性。

    一种片上多核处理器Cache一致性协议验证方法、系统及介质

    公开(公告)号:CN111611120B

    公开(公告)日:2023-05-30

    申请号:CN202010596866.9

    申请日:2020-06-28

    IPC分类号: G06F11/22

    摘要: 本发明公开了一种片上多核处理器Cache一致性协议验证方法、系统及介质,本发明方法的步骤包括:针对执行待验证Cache协议的片上多核处理器加载执行测试程序,并跟踪片上网络的Cache相关报文,并通过记录板文件记录Cache事务的生命周期;检查测试程序的运行结果是否出现错误,若出现错误,则判定Cache协议验证未通过测试,退出;否则检查记录板文件定位测试程序执行过程中的错误场景,如果找到错误场景或者记录板文件仍有未完成的Cache事务则判定Cache协议验证未通过测试;否则判定Cache协议验证通过测试。本发明能够在验证过程中精确定位错误场景,易于发现设计漏洞和错误。