-
公开(公告)号：CN118887985A
公开(公告)日：2024-11-01
申请号：CN202410897971.4
申请日：2024-07-05
申请人： 安徽大学
摘要： 本发明涉及集成电路设计技术领域，具体公开了一种基于独热码的数据搜索存储器、芯片及应用。本发明的基于独热码的数据搜索存储器包括：MTJ存储阵列、预充电路部、M个预充控制部、M个读写控制部、数据编码器、开多行译码器、M个灵敏放大器、列选择器、时序控制器。本发明采用了由磁隧道结器件、NMOS管组成的存储单元所构建的MTJ存储阵列，降低了器件数量，提高了限定面积下的存储密度。本发明通过在MTJ存储阵列设置预充控制部、读写控制部，并利用灵敏放大器的输出对预充控制部进行反馈，从而在并行分段查找操作过程中对预充电路部进行功能限制，减少了CAM工作中预充电路部工作次数，能够显著减少CAM电路功耗。
-
公开(公告)号：CN104183270B
公开(公告)日：2017-08-25
申请号：CN201410396074.1
申请日：2014-08-13
申请人： 上海兆芯集成电路有限公司
摘要： 一种配置数据的处理装置及方法。该处理装置用以提供配置数据给一微处理器，并包括一保险丝阵列组以及至少一内核。保险丝阵列组设置在一晶粒上，并包括一第一保险丝阵列以及一第二保险丝阵列。内核设置在晶粒上，耦接保险丝阵列组，并包括一阵列控制，用以存取第一及第二保险丝阵列，并根据一配置数据寄存器的内容，处理第一保险丝阵列的一第一状态及第二保险丝阵列的一第二状态。
-
公开(公告)号：CN104183271A
公开(公告)日：2014-12-03
申请号：CN201410396084.5
申请日：2014-08-13
申请人： 威盛电子股份有限公司
IPC分类号： G11C15/02
摘要： 一种配置数据的处理装置及方法。该处理装置用以提供配置数据给一微处理器，并包括至少一内核以及一保险丝阵列。内核设置在一晶粒上。保险丝阵列设置在晶粒上，并耦接内核。保险丝阵列包括多个第一半导体保险丝。第一半导体保险丝根据内核的压缩配置数据而被编程。在启动/重置操作下，内核存取并解压缩压缩配置数据，用以初始化至少该内核内的多个元件。
-
公开(公告)号：CN1489768A
公开(公告)日：2004-04-14
申请号：CN02804398.7
申请日：2002-01-11
申请人： 摩托罗拉公司
发明人： 彼得·K·纳吉
CPC分类号： G11C15/02 , G06F12/0802 , G06F12/0895 , G06F2212/222 , G11C15/046
摘要： 非易失性、双稳态磁隧道结高速缓冲存储器(15)包括高速缓存标记阵列(16)和高速缓存数据阵列(18)。高速缓存标记阵列包括以行和列排列的非易失性磁存储器标记单元(17)。每行标记阵列包括与该行上的每个标记单元相连的字线和数字线。高速缓存数据阵列包括以行和列排列的非易失性磁存储器数据单元(19)。数据阵列的各行与标记阵列的各行对应，而且每行数据阵列与和标记阵列的相应行相连的字线和数字线磁耦合。
-
公开(公告)号：CN110858499B
公开(公告)日：2023-09-22
申请号：CN201910584876.8
申请日：2019-07-01
申请人： 爱思开海力士有限公司
摘要： 一种包括半导体存储器的电子设备，其中半导体存储器包括写入电路以及存储单元阵列，该写入电路适用于：基于写入命令信号、写入数据信号和延时信息信号，在与比写入延时短的预写入延时相对应的第一时间点产生第一写入电流，并且在与写入延时相对应的第二时间点产生第二写入电流，该存储单元阵列适用于：基于第一写入电流和第二写入电流来储存与写入数据信号相对应的数据值。
-
公开(公告)号：CN104200837A
公开(公告)日：2014-12-10
申请号：CN201410400724.5
申请日：2014-08-13
申请人： 威盛电子股份有限公司
IPC分类号： G11C15/02
摘要： 一种配置数据的处理装置及方法。该处理装置，用以提供配置数据给一微处理器，并包括一保险丝阵列、一快取存储器以及至少一内核。保险丝阵列设置在一晶粒上，并根据配置数据而被编程。保险丝阵列包括多个第一半导体保险丝，用以存储一压缩的快取校正数据。快取存储器设置在晶粒上。内核设置在晶粒上。内核耦接保险丝阵列及快取存储器，并在启动/重置操作下，存取保险丝阵列，用以解压缩压缩的快取校正数据，并发布一解压缩的快取校正数据，用以初始化快取存储器。
-
公开(公告)号：CN104183270A
公开(公告)日：2014-12-03
申请号：CN201410396074.1
申请日：2014-08-13
申请人： 威盛电子股份有限公司
IPC分类号： G11C15/02
摘要： 一种配置数据的处理装置及方法。该处理装置用以提供配置数据给一微处理器，并包括一保险丝阵列组以及至少一内核。保险丝阵列组设置在一晶粒上，并包括一第一保险丝阵列以及一第二保险丝阵列。内核设置在晶粒上，耦接保险丝阵列组，并包括一阵列控制，用以存取第一及第二保险丝阵列，并根据一配置数据寄存器的内容，处理第一保险丝阵列的一第一状态及第二保险丝阵列的一第二状态。
-
公开(公告)号：CN101164118A
公开(公告)日：2008-04-16
申请号：CN200680010795.8
申请日：2006-03-31
申请人： 桑迪士克3D公司
发明人： 卢卡·G·法索利 , 罗伊·E·朔伊尔莱因
CPC分类号： G11C8/14 , G11C5/02 , G11C5/063 , G11C7/18 , G11C29/808 , H01L27/101 , H01L27/105 , Y10T29/49002
摘要： 一种具有三维存储器阵列的集成电路提供给定数目的存储器平面，但可通过省略与所省略的存储器平面相关联的掩模和处理步骤而改为制造成包含较小数目的存储器平面，而不改变用于其它存储器平面或装置的其余部分的其它制造掩模中的任一者，且不需要对所述阵列的读取或读取/写入路径作出路线设计或其它配置变化。用于选择性地启用某些层选择器电路的控制电路是可配置的，且所述层选择器电路经适当配置以将所实施的存储器层上的各自阵列线耦合到每一各自I/O总线，而不管所实施的存储器平面的数目如何。
-
公开(公告)号：CN110875076A
公开(公告)日：2020-03-10
申请号：CN201910476826.8
申请日：2019-06-03
申请人： 闪迪技术有限公司
摘要： 本发明题为“具有自旋轨道转矩设备的内容可寻址存储器”。本文提供了三态内容可寻址存储器(TCAM)电路。在一个示例性实施方式中，TCAM电路可以包括第一自旋轨道转矩(SOT)磁隧道结(MTJ)元件，该第一自旋轨道转矩(SOT)磁隧道结(MTJ)元件具有耦接到由第一搜索线控制的第一读取晶体管的钉扎层，并且具有跨补充写入输入以第一配置耦接的自旋霍尔效应(SHE)层。TCAM电路可以包括第二SOT MTJ元件，该第二SOT MTJ元件具有耦接到由第二搜索线控制的第二读取晶体管的钉扎层，并且具有跨补充写入输入以第二配置耦接的SHE层。TCAM电路可以包括：偏置晶体管，该偏置晶体管被配置成向第一读取晶体管和第二读取晶体管的漏极端子提供偏置电压；以及电压保持器元件，该电压保持器元件将漏极端子耦接到匹配指示符线。
-
公开(公告)号：CN109690675A
公开(公告)日：2019-04-26
申请号：CN201780049564.6
申请日：2017-06-28
申请人： 赢世通股份有限公司
发明人： 李豪哲
CPC分类号： G11C11/161 , G11C11/1655 , G11C11/1657 , G11C11/1675 , H01L27/228 , H01L43/08 , H01L43/10
摘要： 本发明提出一种可用于磁电隧道结，利用字线脉冲写入技术的新型数据写入系统和方法。一种实施例是，一种可应用于磁电随机存储器(MeRAM)的电路设计方法，包括多个由电压控制的磁电隧道结(MEJ)，其中每个磁电隧道结连接到晶体管的漏极组成一个MeRAM单元，每一个单元包括三个端口，分别连接到位线(BL)，源极(SL)和至少一个字线(WL)。在一个MeRAM阵列中，其驱动电路包括位线驱动器，源极线驱动器和字线驱动器。驱动电路产生电压脉冲，施加于磁电隧道结上。驱动电路的输出和字线相连，字线又连接到每个MeRAM单元中存取晶体管的栅极，从而在磁电隧道结上产生方波电压脉冲。
-
-
-
-
-
-
-
-
-
搜索结果
24 条记录 (耗时 0.015 秒)
