-
公开(公告)号：CN112038026A
公开(公告)日：2020-12-04
申请号：CN202010875771.0
申请日：2020-08-27
申请人： 贝迪斯电子有限公司
IPC分类号： H01C7/00 , H01C1/14 , H01C1/16 , H01C17/00 , H01C17/12 , H01C17/23 , H01C17/232 , H01C17/28 , H01C17/30
摘要： 本发明属于片式薄膜电阻技术领域，具体涉及一种片式薄膜电阻网络，包括陶瓷基片，所述陶瓷基片正面溅镀有电阻膜层，电阻膜层由激光划线切割成若干电阻个体，每个电阻个体表面设有两个正面电极，所述正面电极由下到上包括阻挡层、电极底层和电极表层，所述电阻个体表面位于正面电极之间的部分设有钝化层。本发明相比现有技术具有以下优点：通过溅射钨钛膜层作为阻挡层，能够保护作为正面电极的稳定性，杜绝硫化现象；加工过程条件可控，所得片式薄膜电阻网络的电阻个体的绝对精度达到±0.05%，且对温度系数达到±5×10-6/K，相对温度系数达到±2×10-6/K，相对精度达到±0.02%。
-
公开(公告)号：CN115691918A
公开(公告)日：2023-02-03
申请号：CN202211415504.0
申请日：2022-11-11
申请人： 珠海杰赛科技有限公司 , 广东工业大学
摘要： 本发明公开了一种薄膜电阻阻值调整方法及系统、PCB电路板、印制设备。其中，薄膜电阻阻值调整方法包括：获取成型薄膜电阻的目标电阻阻值、实际电阻阻值、宽度值和工艺方阻值；在实际电阻阻值大于目标电阻阻值的情况下，对目标电阻阻值和实际电阻阻值进行差值计算处理得到电阻阻值偏差值；根据电阻阻值偏差值、宽度值和工艺方阻值进行计算处理得到长度设计值；根据长度设计值在成型薄膜电阻上印制表面电阻。根据本发明实施例的方案，能够通过在成型薄膜电阻上并联具有长度设计值的表面电阻，使得成型薄膜电阻的局部阻值失效，以调小成型薄膜电阻的阻值，将偏大的成型薄膜电阻阻值调整至合格范围，提高产品的合格率。
-
公开(公告)号：CN108242296B
公开(公告)日：2019-12-10
申请号：CN201810013314.3
申请日：2012-09-28
申请人： 罗姆股份有限公司
IPC分类号： H01C1/012 , H01C1/14 , H01C1/16 , H01C10/50 , H01C17/00 , H01C17/23 , H01L27/01 , H01L27/02 , H01L23/64 , H05K3/34
摘要： 本发明提供一种小型并且高电阻的贴片电阻器。贴片电阻器(100)具有：基板(11)；在基板(11)上所形成的第一连接电极(12)以及第二连接电极(13)；和电阻网络，其形成在基板(11)上，且一端侧与第一连接电极(12)连接，另一端侧与第二连接电极(13)连接。在电阻网络中具有电阻电路。电阻电路具有沿着槽(101)的内壁面设置的电阻体膜线(103)。沿着槽(101)的内壁面延伸的电阻体膜线(103)，其长度较长，作为单位电阻体具有高电阻。作为贴片电阻器(100)整体，能够实现高电阻化。
-
公开(公告)号：CN104620089B
公开(公告)日：2017-09-08
申请号：CN201380029201.8
申请日：2013-03-29
申请人： 微型金属薄膜电阻器有限公司
发明人： M.克罗西
CPC分类号： H01C17/24 , G01L9/0052 , G01L9/04 , G01L25/00 , G01L27/002 , H01C10/00 , H01C17/23 , H01C17/242 , Y10T29/49004 , Y10T29/49005 , Y10T29/49083
摘要： 一种用于调整校准元件(30)的电气行为或特征的方法，包括通过在前述校准元件(30)中产生一个或更多个切口或切割部(32)来调整前述校准元件(30)的电气行为或特征。具体而言，校准元件(30)包括多个孔口(340)，并且该方法包括在其边缘与前述孔口(340)中的至少一个之间产生校准元件(30)中的切口或切割部，以及/或者在前述孔口(340)中的至少两个之间产生校准元件(30)中的切口或切割部。
-
公开(公告)号：CN1217550A
公开(公告)日：1999-05-26
申请号：CN98124174.3
申请日：1998-11-13
申请人： 阿尔卡塔尔公司
发明人： 迈克尔·库莱尔
摘要： 一种对于电涌具有改善稳定性的电阻器,尤其是电子电路的线路保护电阻器,例如在通信系统中的外线电路中。它由沉积在一个绝缘基底(1)上的电阻性材料组成,所述电阻器具有回旋布置(2)并包括对于每个回旋转弯(2A,2B)由导电材料制成的一个第一微调棒(4)。对于每个回旋转弯它还包括一个第二微调棒(5),所述的第二微调棒由导电材料制成。所述的第一和第二微调棒(4,5)部分重叠于所述回旋布置的区域(2A),这些微调棒通过它们各自的端部分别与该回旋布置相连接。
-
公开(公告)号：CN108231418B
公开(公告)日：2019-12-31
申请号：CN201810143749.X
申请日：2012-12-26
申请人： 罗姆股份有限公司
IPC分类号： H01G5/011 , H01G5/38 , H01G5/40 , H01C1/14 , H01C10/16 , H01C10/50 , H01C17/00 , H01C17/23 , H01F17/00 , H01F27/28 , H01F27/40 , H01F29/00 , H01F29/08 , H01F41/04 , H01L23/498 , H01L25/10 , H01L25/13 , H01L27/08 , H01L27/15 , H01L33/62 , H05K1/18 , H05K3/34
摘要： 本发明提供一种芯片部件、芯片部件的制造方法以及芯片电阻器，能以通用的基本设计对应多种要求值且提高了形状尺寸精度及微细加工精度，期待安装性优良的芯片部件。芯片电阻器(芯片部件)包括：基板；含有在基板上形成的多个元件要素的元件电路网；设置在基板上，用于对元件电路网进行外部连接的外部连接电极；形成在基板上，以可断开的方式对多个元件要素与外部连接电极分别连接的多个熔断器；形成在外部连接电极的外部连接端的焊料层。芯片电阻器具备的外部连接电极由于在其外部连接端含有焊料层，因此在芯片电阻器的安装时无需焊料印刷，能容易安装。而且安装用的焊料量减少，不会产生焊料的溢出等，能成为一种可实现高密度安装的芯片电阻器。
-
公开(公告)号：CN110189875A
公开(公告)日：2019-08-30
申请号：CN201910175126.5
申请日：2019-03-07
申请人： 北京七一八友晟电子有限公司
摘要： 本发明属于合金箔电阻器领域。高精密片式合金箔固定电阻器，为表贴电阻器，以作为块金属的合金箔材作为电阻层材料。通过光刻形成特殊设计的精细合金箔图形，然后经过精密激光调阻对阻值和精度进行修整。合金箔芯片表面覆盖保护层。将合金箔芯片进行电镀，形成引出端。实现了高精密合金箔产品的贴片化，小型化。高精密片式合金箔固定电阻器，共有4个型号，分别为：RM2012：2.0mm×1.2mm×0.6mm、RM3216：3.2mm×1.6mm×0.6mm、RM5025：5.0mm×2.5mm×0.6mm、RM6332：6.3mm×3.2mm×0.6mm。
-
公开(公告)号：CN108242296A
公开(公告)日：2018-07-03
申请号：CN201810013314.3
申请日：2012-09-28
申请人： 罗姆股份有限公司
IPC分类号： H01C1/012 , H01C1/14 , H01C1/16 , H01C10/50 , H01C17/00 , H01C17/23 , H01L27/01 , H01L27/02 , H01L23/64 , H05K3/34
摘要： 本发明提供一种小型并且高电阻的贴片电阻器。贴片电阻器(100)具有：基板(11)；在基板(11)上所形成的第一连接电极(12)以及第二连接电极(13)；和电阻网络，其形成在基板(11)上，且一端侧与第一连接电极(12)连接，另一端侧与第二连接电极(13)连接。在电阻网络中具有电阻电路。电阻电路具有沿着槽(101)的内壁面设置的电阻体膜线(103)。沿着槽(101)的内壁面延伸的电阻体膜线(103)，其长度较长，作为单位电阻体具有高电阻。作为贴片电阻器(100)整体，能够实现高电阻化。
-
公开(公告)号：CN103493153B
公开(公告)日：2017-02-15
申请号：CN201280010178.3
申请日：2012-02-23
申请人： ABB股份公司
摘要： 电阻分压器包括串联电连接的至少第一10）和第二（12）电阻器。该电阻器由电阻膜材料8）制成并且每个电阻器采用迹线的形式施加在绝缘衬底（9）上。该分压器的电压比具有在一百和一百万之间的值。为了实现这些高电压比，第三电阻器（13）与第二电阻器并联电连接。第二12）和第三电阻器（13）的迹线各自在一个末端上与第一接触端子（B）至少部分地重叠并且在相应的另一个末端上与第二接触端子（C）至少部分地重叠。分压器的紧凑的尺寸通过以交错的方式布置第一和第二接触端子来维持。
-
公开(公告)号：CN103493153A
公开(公告)日：2014-01-01
申请号：CN201280010178.3
申请日：2012-02-23
申请人： ABB股份公司
摘要： 电阻分压器包括串联电连接的至少第一（10）和第二（12）电阻器。该电阻器由电阻膜材料（8）制成并且每个电阻器采用迹线的形式施加在绝缘衬底（9）上。该分压器的电压比具有在一百和一百万之间的值。为了实现这些高电压比，第三电阻器（13）与第二电阻器并联电连接。第二（12）和第三电阻器（13）的迹线各自在一个末端上与第一接触端子（B）至少部分地重叠并且在相应的另一个末端上与第二接触端子（C）至少部分地重叠。分压器的紧凑的尺寸通过以交错的方式布置第一和第二接触端子来维持。
-
-
-
-
-
-
-
-
-
搜索结果
24 条记录 (耗时 0.02 秒)
