-
公开(公告)号:CN118136717A
公开(公告)日:2024-06-04
申请号:CN202410310240.5
申请日:2024-03-19
Applicant: 中国科学院长春光学精密机械与物理研究所
IPC: H01L31/173 , H01L31/18 , H01L31/0352 , H01L33/12 , H01L33/06 , H01L33/14 , H01L33/00
Abstract: 本申请提供的发光探测同质集成器件及其制备方法,在衬底上加入的牺牲层,通过腐蚀牺牲在所述缓冲层(3)与衬底(1)之间形成空气腔(11),得益于空气腔的存在,外延层中应力会减小,量子阱中的量子限制斯塔克效应相应的减少,LED的辐射复合效率会升高,提高了LED的发光强度;且所述缓冲层(3)、所述n型半导体层(4)、所述多量子阱层(5)、所述电子阻挡层(6)和所述p型半导体层(7)形成光波导结构(10),在光波导结构(10)可以高效制备悬浮LED、悬浮波导结构,悬浮部分形成空气/氮化物结构,其折射率差异更大,可以减少发光探测同质集成器件中经由衬底损失的光,提高光耦合效率,同时增加经由器件正面出射的光,提高正面出光效率。
-
公开(公告)号:CN112823425B
公开(公告)日:2024-04-05
申请号:CN201980066413.0
申请日:2019-10-08
Applicant: 奥斯兰姆奥普托半导体股份有限两合公司
IPC: H01L31/173 , H01L31/167 , H01L31/0216 , H01L31/0304 , H01L31/18 , A61B5/024 , A61B5/1455
Abstract: 本发明涉及一种光电传感器(1),包括:发射辐射的半导体区域(2);探测辐射的半导体区域(3);第一偏振过滤器(4),其布置在发射辐射的半导体区域(2)之上并具有第一偏振方向(P1);和第二偏振过滤器(5),其布置在探测辐射的半导体区域(3)之上并具有第二偏振方向(P2),其中第一偏振方向和第二偏振方向彼此垂直,并且其中将反射辐射或吸收辐射层(8)设置在发射辐射的半导体区域(2)的和/或探测辐射的半导体区域(3)的和/或第一偏振过滤器(4)的和/或第二偏振过滤器(5)的侧边处。
-
公开(公告)号:CN116344528A
公开(公告)日:2023-06-27
申请号:CN202211471521.6
申请日:2022-11-23
Applicant: 英特尔公司
IPC: H01L25/16 , H01L31/173 , H01L31/0232
Abstract: 公开了用于芯片对芯片光学数据传送的技术。在例示性实施例中,第一芯片上的微LED用于向第二芯片上的微光电二极管发送数据。来自微LED的射束可以使用光学桥、微棱镜、穿过基板的通道、在基板中限定的通道等发送至微光电二极管。所述微LED可以用于以低功率使用量进行高速数据传送。芯片可以包括相对较大的数量的微LED和/或微光电二极管,从而允许实施高带宽连接。微LED和微光电二极管可以用于连接同一芯片的不同部分、同一封装上的不同芯片、同一装置上的不同封装或者不同装置上的不同芯片。
-
公开(公告)号:CN114175059A
公开(公告)日:2022-03-11
申请号:CN202080054225.9
申请日:2020-08-06
Applicant: 光子学公司
Inventor: 斯特凡妮·西蒙斯 , 迈克尔·L·W·特瓦尔特
IPC: G06N10/00 , G06J1/00 , H01L29/04 , H01L31/173
Abstract: 与设置在包括硅的半导体本体内的一个或更多个局部发光缺陷有关的各种系统、设备、物品和方法。包括在一个或更多个缺陷中的相应缺陷支持相应束缚激子。在相应缺陷处定义相应一对计算态,并且该对计算态中的一个计算态包括相应激子的第一配置。可以根据本文描述的各种系统、设备、物品和方法来操纵存储在相应一对计算态中的信息。
-
公开(公告)号:CN113646902A
公开(公告)日:2021-11-12
申请号:CN202080025816.3
申请日:2020-03-27
Applicant: ams传感器新加坡私人有限公司
IPC: H01L31/0203 , H01L31/173 , H01L31/0232 , H01L21/56
Abstract: 公开一种光电模块,包括:光电装置,可操作以发射或检测辐射的波长;光学元件,被设置在该光电装置上,该光学元件对于能够通过该光电装置来发射或检测的该辐射的波长为透明的;以及壁,被配置为侧向地围住该光电装置与该光学元件,该壁对于能够通过该光电装置来发射或检测的该辐射的波长为不透明的。
-
公开(公告)号:CN113196477A
公开(公告)日:2021-07-30
申请号:CN201980084460.8
申请日:2019-12-05
Applicant: ams传感器新加坡私人有限公司
IPC: H01L25/16 , H01L31/173 , H01L33/56 , H01L33/58
Abstract: 一种装置,包括光电模块,该光电模块包括被安装在PCB基板上的光发射管芯和光接收器管芯。该光电模块还包括光发射管芯上的光学元件和光接收器管芯上的光学元件,光学元件由第一环氧树脂组成。第二环氧树脂横向地围绕光发射管芯、光接收器管芯和光学元件的相应侧表面并与之接触,其中第二环氧树脂在光发射管芯与光接收器管芯之间提供光学屏障。还描述了制造这些模块的方法。
-
公开(公告)号:CN110491967B
公开(公告)日:2021-03-02
申请号:CN201910823544.0
申请日:2019-09-02
Applicant: 电子科技大学 , 重庆中科渝芯电子有限公司 , 广东成利泰科技有限公司 , 四川芯合利诚科技有限公司 , 四川遂宁市利普芯微电子有限公司 , 四川晶辉半导体有限公司 , 成都智芯微科技有限公司 , 上海联芯微电子科技有限公司 , 四川蓝彩电子科技有限公司
IPC: H01L31/173 , H01L31/18
Abstract: 本发明公开了一种反偏型硅发光SOI光电隔离器,包括作为衬底硅的第一衬底、作为SiO2中间层的第一介质层和顶层硅,第一衬底与顶层硅通过智能剥离技术键合;反偏型硅发光SOI光电隔离器包括制作在第一衬底中的硅光探测器、第一介质层以及制作在顶层硅中的硅光源。本发明还公开了上述光电隔离器的制作方法,并进一步公开了上述反偏型硅发光SOI光电隔离器的集成电路及其制作方法。本发明提供了硅光源与硅光探测器轴向排布,面积小、制造成本低,具有较高的光传输效率和集成度;本发明的光电隔离器可以与电路集成在同一个衬底上,硅光源与硅光探测器轴向堆叠,进一步降低了制造成本,具有较高的集成度,适用于光电隔离器的集成技术领域。
-
公开(公告)号:CN111430499A
公开(公告)日:2020-07-17
申请号:CN201811563136.8
申请日:2018-12-20
Applicant: 西安科锐盛创新科技有限公司
Inventor: 薛磊
IPC: H01L31/18 , H01L31/0232 , H01L31/153 , H01L31/173
Abstract: 本发明涉及一种光电集成器件及其制备方法。该制备方法包括:选取衬底;在所述衬底上依次生长p掺杂Ge埋层、第一本征Ge层、本征GeSn层和第二本征Ge层、n掺杂Ge层、n掺杂Si层和保护层;刻蚀第一指定区域分别形成LED及探测器的负电极区域;刻蚀第二指定区域分别形成LED和探测器的正电极区域、锥形波导及所述锥形波导两侧的隔离沟槽;在所述锥形波导上生长覆盖层;在所述覆盖层锥形波导的整个表面生长压应力氮化硅膜;所述探测器整个表面生长张应力氮化硅膜;生长金属电极最终制备出所述光电集成器件。本发明利用Si基改性Ge材料,形成Si衬底上发光器件、波导以及探测器件的同层单片光电集成器件,器件结构新颖、器件集成度高、工艺成本低。
-
公开(公告)号:CN111354828A
公开(公告)日:2020-06-30
申请号:CN201811563106.7
申请日:2018-12-20
Applicant: 西安科锐盛创新科技有限公司
IPC: H01L31/153 , H01L31/173 , H01L31/18
Abstract: 本发明涉及一种光电集成器件,包括n+掺杂Si衬底、第一和第二以及第三n+掺杂Ge层、第一和第二p+掺杂Si层、第一和第二保护层,各层由下至上层叠于n+掺杂Si衬底上;第一和第二隔离层设置于n+掺杂Si衬底上;覆盖层设置于第二n+掺杂Ge层上;第一SiN膜设置于第一隔离层、第二隔离层、覆盖层上和两侧及第二n+掺杂Ge层两侧;第二SiN膜设置于n+掺杂Si衬底上,第三n+掺杂Ge层、第二p+掺杂Si层和第二保护层两侧以及第二保护层上;第一电极和第二电极分别设置于第一保护层和第二SiN膜上。本发明通过使用Si基改性Ge材料,实现发光器件、波导以及探测器的同层制备,器件结构新颖、集成度高、工艺成本低。
-
公开(公告)号:CN111354818A
公开(公告)日:2020-06-30
申请号:CN201811562417.1
申请日:2018-12-20
Applicant: 西安科锐盛创新科技有限公司
IPC: H01L31/153 , H01L31/173 , H01L31/18
Abstract: 本发明涉及一种光电集成半导体器件及其制备工艺,包括如下步骤:在所述衬底上形成第一半导体结构和第二半导体结构;形成第一隔离层;形成n++Si层,同时形成n阱;形成PMOS和NMOS,并对整个器件进行快速退火;刻蚀所述n++Si层之上的部分,并在所述n++Si层上依次形成n++掺杂Ge层、p+掺杂Ge层、p++掺杂Si层、第二隔离层;形成光发射结构、波导结构、探测器结构;形成多晶硅栅和第一电极;在所述波导结构上和所述NMOS上形成压应力膜;在所述探测器结构和所述NMOS上形成张应力膜;分别在所述衬底、所述探测器结构、所述第一隔离层上形成第二电极。本发明光电集成半导体器件的制备工艺具有高工艺兼容性,且制备的半导体器件具有高器件兼容性,提高光耦合效率。
-
-
-
-
-
-
-
-
-