-
公开(公告)号：CN115542139A
公开(公告)日：2022-12-30
申请号：CN202211257072.5
申请日：2016-10-07
申请人： 门塔公司
IPC分类号： G01R31/3185 , H03K19/17736 , H03K19/17764
摘要： 用于FPGA中的查找表(LUT)和可编程路由开关的配置值是通过布置在移位寄存器中的许多触发电路来提供。该移位寄存器可以在工厂测试模式中接收测试值和在操作模式中接收操作配置值(实现客户要求的FPGA的无论什么功能性)。在移位寄存器的一端提供比特流，并且一直计时直到最后一个触发电路接收到其值。还可以在移位寄存器的另一端对值进行计时以与初始的比特流进行比较以便识别所存储的值例如因为辐射暴露的讹误。提出时钟门架构以用于将数据加载到特定所选择的移位寄存器中或者从特定所选择的移位寄存器中读取数据。
-
公开(公告)号：CN108736881B
公开(公告)日：2020-04-17
申请号：CN201810326636.3
申请日：2018-04-12
申请人： 发那科株式会社
IPC分类号： H03K19/17764
摘要： 本发明提供一种电路结构最优化装置以及机器学习装置。该电路结构最优化装置具备学习FPGA器件的电路结构的机器学习装置，该机器学习装置将FPGA器件的电路结构数据以及表示FPGA器件的错误产生状态的FPGA错误产生状态数据作为表示环境的当前状态的状态变量进行观测，另外，取得表示FPGA器件工作状态的适当与否判定结果的判定数据。于是，使用这些状态变量和判定数据，将FPGA器件的电路结构与FPGA错误产生状态数据关联起来进行学习。
-
公开(公告)号：CN111670430B
公开(公告)日：2024-05-10
申请号：CN201880088311.4
申请日：2018-12-18
申请人： 芯力能简易股份公司
IPC分类号： G06F9/46 , H03K19/17764 , H03K19/0175
摘要： 本发明适用于其中数字控制由FPCU组件处理的电机系统的环境。这适用于以下应用领域，例如但不限于汽车领域。本发明使得能够针对在FLU eFPGA矩阵中映射的应用程序任务进行快速和安全的时间切片上下文切换，这类似于微处理器中的任务上下文切换，其目的是使FLU的所有计算资源随着时间的使用最大化。
-
公开(公告)号：CN117439597A
公开(公告)日：2024-01-23
申请号：CN202311336225.X
申请日：2023-10-16
申请人： 宁波大学
IPC分类号： H03K19/17764 , H03K19/177 , H03K19/20 , G11C13/00
摘要： 本发明公开了一种基于忆阻器的同或逻辑计算单元电路及阵列电路，其中基于忆阻器的同或逻辑计算单元电路包括第一PMOS管、第二PMOS管、第一NMOS管、第二NMOS管、第三NMOS管、第四NMOS管、第五NMOS管、第六NMOS管、第七NMOS管、第八NMOS管、第九NMOS管、第一忆阻器和第二忆阻器，基于忆阻器的同或逻辑计算阵列电路采用基于忆阻器的同或逻辑计算单元电路搭建，基于忆阻器的同或逻辑计算单元电路在计算过程中，不需要对电路进行预充电，同时整个计算电路连接架构将高阻态忆阻器支路所产生的高电压作用于忆阻器的底电极，不仅不会使忆阻器产生阻态漂移，反而可以使原本处于高阻态的忆阻器持续位置在高阻状态；优点是运行过程简单，运行速度快，且鲁棒性高。
-
公开(公告)号：CN108183706B
公开(公告)日：2021-09-07
申请号：CN201810083064.0
申请日：2018-01-29
申请人： 中国人民解放军国防科技大学
IPC分类号： H03K19/1776 , H03K19/17764
摘要： 本发明提出了一种抗单粒子翻转的寄存器文件存储阵列写单元,属于寄存器文件存储阵列写单元的抗辐照设计领域。抗单粒子翻转的寄存器文件存储阵列写单元由6选1多路选择单元、双稳态单元、12管双端写加固单元、双端写加固使能产生单元、第五反相器及第六反相器组成。本发明的抗单粒子翻转的寄存器文件存储阵列写单元使用了电路级加固技术，增加了双端写加固使能产生单元和12管双端写加固单元，实现了抗单粒子翻转的多端口寄存器文件的写存储单元，使用耦合的方式防止SEU，同时在版图设计将存储相同值的节点进行交叉布局，防止发生电荷共享。
-
公开(公告)号：CN114337646B
公开(公告)日：2024-06-25
申请号：CN202111553395.4
申请日：2021-12-17
申请人： 无锡中微亿芯有限公司
IPC分类号： H03K19/17724 , H03K19/17764 , H03K19/003
摘要： 本发明公开了一种基于簇电路的p_flash型可编程逻辑器件，涉及可编程逻辑器件领域，该可编程逻辑器件包括内核电源管理电路、字线电路、位线电路、衬底电位电路和若干个簇电路；每个簇电路包括可编程布线开关矩阵、逻辑单元电路和下拉网络电路；下拉网络电路连接各个开关单元的信号输入端；内核电源管理电路获取编程信号并连接所有簇电路中的逻辑单元电路提供内核电源；各部分电路配合工作以进行擦除和编程等操作，改变信号到逻辑单元电路的连接关系，从而实现用户需要的逻辑功能，用非挥发性的p_flash实现簇电路进而构成整个可编程逻辑器件，具有掉电信息不丢失、上电快速启动和单粒子免疫的特点，满足空间环境和地面辐射环境的应用。
-
公开(公告)号：CN117544163A
公开(公告)日：2024-02-09
申请号：CN202311406915.8
申请日：2023-10-27
申请人： 温州大学
IPC分类号： H03K19/17728 , H03K19/17704 , H03K19/17764 , H03K19/20 , H04L9/08
摘要： 本发明公开了一种SRAM和反相器结合的可重构PUF电路，包括2m×n个PUF单元、时序控制模块、行选择模块、n个放大模块、n条第一位线和n条第二位线，每个PUF单元均包括第一PMOS管、第二PMOS管、第一NMOS管、第二NMOS管、第三NMOS管、第四NMOS管、第五NMOS管、第六NMOS管和第七NMOS管，PUF单元能够提供两个独立的响应，能够工作在SRAM模式和反相器模式这两种模式下，由此本发明的PUF电路可以工作在SRAM模式和反相器模式这两种工作模式下，通过选择高可靠的PUF工作模式来作为最后的响应生成；优点是有效提升PUF电路产生响应的可靠性。
-
公开(公告)号：CN114337646A
公开(公告)日：2022-04-12
申请号：CN202111553395.4
申请日：2021-12-17
申请人： 无锡中微亿芯有限公司
IPC分类号： H03K19/17724 , H03K19/17764 , H03K19/003
摘要： 本发明公开了一种基于簇电路的p_flash型可编程逻辑器件，涉及可编程逻辑器件领域，该可编程逻辑器件包括内核电源管理电路、字线电路、位线电路、衬底电位电路和若干个簇电路；每个簇电路包括可编程布线开关矩阵、逻辑单元电路和下拉网络电路；下拉网络电路连接各个开关单元的信号输入端；内核电源管理电路获取编程信号并连接所有簇电路中的逻辑单元电路提供内核电源；各部分电路配合工作以进行擦除和编程等操作，改变信号到逻辑单元电路的连接关系，从而实现用户需要的逻辑功能，用非挥发性的p_flash实现簇电路进而构成整个可编程逻辑器件，具有掉电信息不丢失、上电快速启动和单粒子免疫的特点，满足空间环境和地面辐射环境的应用。
-
公开(公告)号：CN106992779B
公开(公告)日：2021-08-13
申请号：CN201610811469.2
申请日：2016-09-08
申请人： 赛灵思公司
发明人： A·H·勒希
IPC分类号： H03K19/17784 , H03K19/17764 , H03K19/17772 , G01R31/317 , G01R31/3185
摘要： 一种器件，包括：半导体衬底；在所述半导体衬底上的可编程逻辑器件；配电网络，所述配电网络包括在所述半导体衬底上的至少一个电压调节器；以及电源管理总线，其用于在所述至少一个电压调节器和所述可编程逻辑器件之间进行通信。所述可编程逻辑器件包括处理模块，所述处理模块被配置成对所述配电网络执行诊断分析。
-
公开(公告)号：CN109075793B
公开(公告)日：2023-02-03
申请号：CN201780011375.X
申请日：2017-02-15
申请人： 赛灵思公司
IPC分类号： H03K19/17784 , H03K19/173 , H03K19/1776 , H03K19/17764
摘要： 一种互连元件(122)，包括：选择电路(124)，用于接收输入信号并具有选择输出；半锁存电路(326)，具有被耦接到所述选择输出的输入，其中半锁存电路(326)包括上拉器件(310)；以及被耦接到上拉器件(310)的公共偏置电路(320)，其中公共偏置电路(320)被配置为向上拉器件(310)提供可调整偏置电压。
-
-
-
-
-
-
-
-
-
搜索结果
16 条记录 (耗时 0.014 秒)
