-
1.发明公开Memory device comprising an array of resistive memory cells with bit lines precharging 有权Speicher mit Widerstandspeicherzellenmatrix und Bitleitungsaufladung
公开(公告)号：EP1770709A1
公开(公告)日：2007-04-04
申请号：EP05021351.1
申请日：2005-09-29
发明人： Röhr, Thomas
CPC分类号： G11C13/0007 , G11C7/12 , G11C13/0004 , G11C13/0011 , G11C13/0026 , G11C29/83 , G11C29/832 , G11C2207/2281 , G11C2213/31 , G11C2213/79
摘要： Memory device comprising an array of resistive memory cells 1, which are arranged in columns and rows, and wherein each resistive memory cell 1 each is connected to a word line 2, to a bit line 3, and to a reference electrode 4. The word lines 2 are assigned to said rows and the bit lines 3 are assigned to said columns. The resistive state of the resistive memory cells 1 corresponds to a logical state thereof, and the memory device further comprises an evaluation device 6, which is coupled to the bit lines 3, for evaluating the resistive state of at least one of the resistive memory cells 1 during a reading operation. The respective resistive memory cell 1 is selected by addressing the word line 2 to which the resistive memory cell 1 is connected. The memory device furthermore comprises a charging device 5, which is coupled to the bit lines 3, and the charging device 5 is capable of charging the bit lines 3 to a pre-determined pre-reading bit line potential before carrying out a reading operation.
摘要翻译： 存储器件包括排列成列和行的电阻式存储器单元阵列1，并且其中每个电阻式存储器单元1各自连接到字线2，位线3和参考电极4.该字 行2被分配给所述行，位线3被分配给所述列。 电阻性存储器单元1的电阻状态对应于其逻辑状态，并且存储器件还包括耦合到位线3的评估器件6，用于评估至少一个电阻存储器单元的电阻状态 1在读取操作期间。 相应的电阻性存储单元1通过寻址与电阻式存储单元1连接的字线2来选择。 该存储装置还包括一个与位线3耦合的充电装置5，并且充电装置5能够在执行读取操作之前将位线3充电到预定的预读位线电位。
-
2.发明公开Method for writing data into a memory cell of a conductive bridging random access memory, memory circuit and CBRAM memory circuit 审中-公开写入数据的方法与导电路径存储器电路和存储电路的RAM存储器的一个存储单元与导电路径
公开(公告)号：EP1763038A1
公开(公告)日：2007-03-14
申请号：EP05019625.2
申请日：2005-09-08
发明人： Röhr, Thomas
IPC分类号： G11C16/02
CPC分类号： G11C13/0011 , G11C13/0069 , G11C16/3427 , G11C2013/0083 , G11C2013/0088 , G11C2013/009
摘要： The present invention refers to a method for writing data in a memory cell of a conductive bridging random access memory (CBRAM), whereby the CBRAM memory comprises a plate line, bit lines and memory cells, each memory cell comprises a programmable metallization cell (PMC), whereby the memory cells are connected with a respective bit line and the plate line, whereby a first, a second and a third bit line is arranged side by side, whereby data is written in a first memory cell by changing the resistance value of a first PMC cell of the first memory cell by applying a writing voltage to the first bit line that is connected with the first memory cell, whereby the adjacent second and third bit line that are connected with a second and a third memory cell are put at the same time to writing voltages corresponding to the data stored in the second and third memory cell, and data are written in the first, second and third memory cell during the same writing cycle.
摘要翻译： 本发明涉及一种方法，用于在导电桥接随机存取存储器（CBRAM），由此，CBRAM存储包括板线，位线和存储单元的存储单元中写入数据时，每个存储器单元包括可编程金属化单元（PMC ），由此，存储单元被用respectivement位线和板极线，其中第一，第二和第三位线并排地布置，由此数据是通过改变电阻值写入到第一存储器单元连接 通过施加写入电压施加到所述第一位线的第一存储单元的第一PMC细胞并与所述第一存储单元，从而使相邻的第二和第三位线并与第二和第三存储器单元连接在被置于连接 同时写入电压对应于存储在第二和第三存储单元的数据，和数据相同的写入周期中写入第一，第二和第三存储单元。
-
3.发明公开Method for operating a programmable metallization cell and electrical circuit 有权Betriebsverfahrenfüreine programmierbare Metallisierungs-Speicherzelle und Schaltkreis
公开(公告)号：EP1755125A1
公开(公告)日：2007-02-21
申请号：EP05017790.6
申请日：2005-08-16
发明人： Röhr, Thomas
IPC分类号： G11C16/02
CPC分类号： G11C13/0011
摘要： The present invention relates to a method for operating a programmable metallization cell (PMC) of a conductive bridging random access memory, whereby the CBRAM memory circuit comprises plate lines, bit lines and memory cells, each memory cell comprises a programmable metallization cell (PMC) and a switch, whereby a memory cell is arranged between a bit line and a plate line, whereby resistance values of the PMC memory cells are programmable by applying different voltages to the PMC memory cells by changing the voltage value on the bit line, whereby the voltage on the plate line is changed with respect to the voltage of the bit line for increasing a voltage drop on the PMC memory cell to assist the programming of the PMC memory cell. Furthermore, the present invention refers to an electrical circuit, comprising first lines, second lines, and PMC cells, each PMC cell comprising a programmable metallization with a solid electrolyte which is adapted to selectively develop and diminish a conductive path depending on the applied electrical field, whereby a PMC cell is arranged between a first and a second line, whereby multiple PMC cells are connected with the same first line; a writing unit is disposed that is configured to change a state of PMC cells to a programmed state by applying a program voltage to the PMC cells and to change the state of the PMC cell to an erased state by applying an erase voltage to the PMC cells; a voltage unit is disposed which is connected with the first line and configured to apply a first voltage to the first line according a writing or an erasing operation of the PMC cell that is connected with the first line to increase the voltage drop on the PMC cell to assist the writing and/or the erasing operation.
摘要翻译： 本发明涉及一种用于操作导电桥接随机存取存储器的可编程金属化单元（PMC）的方法，其中CBRAM存储器电路包括板线，位线和存储单元，每个存储单元包括可编程金属化单元（PMC） 以及开关，由此存储单元布置在位线和板线之间，由此通过改变位线上的电压值向PMC存储单元施加不同的电压来对PMC存储单元的电阻值进行可编程，由此， 相对于位线的电压改变板线上的电压，以增加PMC存储单元上的电压降，以辅助PMC存储单元的编程。 此外，本发明涉及包括第一线，第二线和PMC电池的电路，每个PMC电池包括具有固体电解质的可编程金属化，其适于根据所施加的电场选择性地显影和减少导电路径 由此将PMC单元布置在第一和第二行之间，由此多个PMC单元与相同的第一行连接; 配置写入单元，其被配置为通过向PMC单元施加编程电压来将PMC单元的状态改变为编程状态，并且通过向PMC单元施加擦除电压来将PMC单元的状态改变为擦除状态 ; 设置电压单元，其与第一线路连接并且被配置为根据与第一线路连接的PMC单元的写入或擦除操作向第一线路施加第一电压以增加PMC单元上的电压降 以帮助写入和/或擦除操作。
-
4.发明公开Speicherbauelement (CBRAM) mit Speicherzellen auf der Basis eines in seinem Widerstandswert änderbaren aktiven Festkörper-Elektrolytmaterials und Herstellungsverfahren dafür 审中-公开存储器装置（CBRAM）具有可变的在它们的电阻值活性固体电解质材料和制造方法的基础上的存储单元
公开(公告)号：EP1630880A3
公开(公告)日：2007-08-15
申请号：EP05107162.9
申请日：2005-08-03
发明人： Symanczyk, Ralf , Röhr, Thomas
IPC分类号： H01L45/00
CPC分类号： H01L45/143 , H01L45/085 , H01L45/1233 , H01L45/142 , H01L45/1675 , Y10S438/90
摘要： Die Erfindung betrifft ein Speicherbauelement (CBRAM) mit Speicherzellen (1) auf der Basis eines in seinem Widerstandswert änderbaren aktiven Festkörper-Elektroytmaterials (13), das, eingebettet zwischen einer unteren und oberen Elektrode (BE, TE) durch Anlegen eines geeigneten elektrischen Feldes zwischen diesen Elektroden zwischen einem Ein-Zustand mit einem geringen Widerstand und einem Aus-Zustand mit einem dem gegenüber hohen Widerstand schaltbar ist, das dadurch gekennzeichnet ist, dass parallel zum Festkörper-Elektrolytmaterial (13) zwischen den Elektroden (BE, TE) ein Widerstandsmaterial (10) eingebettet ist, und ein vorteilhaftes Herstellungsverfahren dafür.
-
公开(公告)号：EP1630817A3
公开(公告)日：2006-05-03
申请号：EP05106903.7
申请日：2005-07-27
发明人： Liaw, Corvin , Röhr, Thomas , Kund, Michael
CPC分类号： G11C13/003 , G11C13/0011 , G11C2213/78 , G11C2213/79
摘要： Die Erfindung betrifft eine resistive Speicheranordnung mit einem in Reihen und Spalten gegliederten Zellenfeld (A) aus resistiven Speicherzellen, die zur Ansteuerung mit einem Ansteuerelement (T) verbunden sind, und ist dadurch gekennzeichnet, dass jedes Ansteuerelement (T) gemeinsam mit n eine Speicherzelle (Z) bildenden Zellenwiderständen (Rc) verbunden ist, wobei die Zellenwiderstände insbesondere CBRAM-Widerstandselemente sind, sowie ein Schreib-, Lese- und Löschverfahren für eine mit CBRAM-Widerstandselementen realisierten resistiven Speicheranordnung.
摘要翻译： 本发明涉及一种具有在被连接以与驱动元件（T）驱动的电阻存储单元的行和列单元阵列（A）的结构化的电阻式存储器装置，其特征在于，每个驱动元件（T），与N一起的存储器单元（ Z）形成细胞电阻（RC）连接，其中所述细胞的电阻CBRAM电阻元件，特别是，还有一个写，读取和擦除方法，用于一与CBRAM电阻元件来实现电阻性存储器阵列。
-
6.发明公开Intergrierter Speicher mit Bitleitungsreferenzspannung und Verfahren zum Erzeugen der Bitleitungsreferenzspannung 审中-公开集成存储器与位线参考电压和方法，用于产生所述位线参考电压
公开(公告)号：EP1137009A3
公开(公告)日：2001-12-05
申请号：EP01106086.0
申请日：2001-03-13
发明人： Böhm, Thomas , Manyoki, Zoltan , Esterl, Robert , Röhr, Thomas
IPC分类号： G11C11/22
CPC分类号： G11C11/22
摘要： Bei einem insbesondere ferroelektrischen Halbleiter-Speicher mit einem differentiellen Schreib-/Leseverstärker (SA), der über Transfertransistoren (T) mit einem aus einer Bitleitung (BLi) und einer entsprechenden Referenzbitleitung (/BLi) bestehenden Bitleitungspaar verbunden ist zum Lesen und Schreiben von Daten aus und in den Speicherkondensator (MC), ist zur Steigerung der Genauigkeit der Bitleitungsreferenzspannung vorgesehen, dass eine Hauptreferenzbitleitung (/BL0) über ein Ladungs-Schaltelement (TL) mit einer Referenzspannung (VREF) verbunden ist, und dass zumindest eine weitere Referenzbitleitung (/BLi) über ein Ausgleichs-Schaltelement (TA) zum Ladungsausgleich zwischen den Referenzbitleitungen mit der Hauptreferenzbitleitung verbunden ist.
-
7.发明公开Speicherbauelement (CBRAM) mit Speicherzellen auf der Basis eines in seinem Widerstandswert änderbaren aktiven Festkörper-Elektrolytmaterials und Herstellungsverfahren dafür 审中-公开存储器装置（CBRAM）具有可变的在它们的电阻值活性固体电解质材料和制造方法的基础上的存储单元
公开(公告)号：EP1630880A2
公开(公告)日：2006-03-01
申请号：EP05107162.9
申请日：2005-08-03
发明人： Symanczyk, Ralf , Röhr, Thomas
IPC分类号： H01L45/00
CPC分类号： H01L45/143 , H01L45/085 , H01L45/1233 , H01L45/142 , H01L45/1675 , Y10S438/90
摘要： Die Erfindung betrifft ein Speicherbauelement (CBRAM) mit Speicherzellen (1) auf der Basis eines in seinem Widerstandswert änderbaren aktiven Festkörper-Elektroytmaterials (13), das, eingebettet zwischen einer unteren und oberen Elektrode (BE, TE) durch Anlegen eines geeigneten elektrischen Feldes zwischen diesen Elektroden zwischen einem Ein-Zustand mit einem geringen Widerstand und einem Aus-Zustand mit einem dem gegenüber hohen Widerstand schaltbar ist, das dadurch gekennzeichnet ist, dass parallel zum Festkörper-Elektrolytmaterial (13) zwischen den Elektroden (BE, TE) ein Widerstandsmaterial (10) eingebettet ist, und ein vorteilhaftes Herstellungsverfahren dafür.
摘要翻译： 导电桥RAM（CBRAM）包括嵌入在两个电极（BE，TE）施加给定的导通电阻状态OFF高和低电阻之间切换的电场之间可变电阻的活性固体电解质（13）的基极上的存储器单元。 电阻材料（10）被嵌入平行于电解液中的电极之间。 因此独立claimsoft被包括用于在上述的制造方法。
-
8.发明公开
公开(公告)号：EP1630817A2
公开(公告)日：2006-03-01
申请号：EP05106903.7
申请日：2005-07-27
发明人： Liaw, Corvin , Röhr, Thomas , Kund, Michael
IPC分类号： G11C11/00
CPC分类号： G11C13/003 , G11C13/0011 , G11C2213/78 , G11C2213/79
摘要： Die Erfindung betrifft eine resistive Speicheranordnung mit einem in Reihen und Spalten gegliederten Zellenfeld (A) aus resistiven Speicherzellen, die zur Ansteuerung mit einem Ansteuerelement (T) verbunden sind, und ist dadurch gekennzeichnet, dass jedes Ansteuerelement (T) gemeinsam mit n eine Speicherzelle (Z) bildenden Zellenwiderständen (Rc) verbunden ist, wobei die Zellenwiderstände insbesondere CBRAM-Widerstandselemente sind, sowie ein Schreib-, Lese- und Löschverfahren für eine mit CBRAM-Widerstandselementen realisierten resistiven Speicheranordnung.
摘要翻译： CBRAM（导电桥接RAM）类型的电阻式固态存储器具有连接到公共场效应晶体管FET [T]的电阻元件组[Rc]，以形成1T4R布置。 耦合到控制晶体管的电阻元件的数量取决于地址，写入，读取和擦除连接。 对于该组，有位和字线连接到FET。
-
9.发明公开Intergrierter Speicher mit Bitleitungsreferenzspannung und Verfahren zum Erzeugen der Bitleitungsreferenzspannung 审中-公开集成存储器与位线参考电压和方法，用于产生所述位线参考电压
公开(公告)号：EP1137009A2
公开(公告)日：2001-09-26
申请号：EP01106086.0
申请日：2001-03-13
发明人： Böhm, Thomas , Manyoki, Zoltan , Esterl, Robert , Röhr, Thomas
IPC分类号： G11C11/22
CPC分类号： G11C11/22
摘要： Bei einem insbesondere ferroelektrischen Halbleiter-Speicher mit einem differentiellen Schreib-/Leseverstärker (SA), der über Transfertransistoren (T) mit einem aus einer Bitleitung (BLi) und einer entsprechenden Referenzbitleitung (/BLi) bestehenden Bitleitungspaar verbunden ist zum Lesen und Schreiben von Daten aus und in den Speicherkondensator (MC), ist zur Steigerung der Genauigkeit der Bitleitungsreferenzspannung vorgesehen, dass eine Hauptreferenzbitleitung (/BL0) über ein Ladungs-Schaltelement (TL) mit einer Referenzspannung (VREF) verbunden ist, und dass zumindest eine weitere Referenzbitleitung (/BLi) über ein Ausgleichs-Schaltelement (TA) zum Ladungsausgleich zwischen den Referenzbitleitungen mit der Hauptreferenzbitleitung verbunden ist.
摘要翻译： 主参考位线经由充电开关元件连接到一个基准电压：例如p沟道晶体管。 至少一个另外的参考位线经由用于补偿的开关元件连接到所述主基准位线等于伊辛所述参考位线之间的电荷。 该参考电压是由参考电压源提供的。 主要参考位线经由用于补偿电荷均衡三个开关元件连接到三个另外的参考位线。 所述补偿开关元件可以串联连接。 因此产生对参考位线的参考电压的方法，其特征。
-
10.发明公开Microelectronic device with storage elements and method of producing the same 有权Mikroelektronische Vorrichtung mit Speicherelementen und Verfahren zu ihrer Herstellung
公开(公告)号：EP1768187A1
公开(公告)日：2007-03-28
申请号：EP05020925.3
申请日：2005-09-26
发明人： Röhr, Thomas
CPC分类号： G11C13/003 , G11C13/0004 , G11C13/0011 , G11C2213/75 , H01L27/2436 , H01L27/2463 , H01L45/085 , H01L45/1226 , H01L45/1266 , H01L45/143 , H01L45/1683
摘要： The micro electronic device comprises a substrate 10 with a surface 12 and a plurality of storage elements 34, 38, 36 in serial connection formed at the surface 12 of the substrate 10, a plurality of transistors 18, 26, 28, each transistor 18, 26, 28 being connected parallel to one of the plurality of storage elements 34, 38, 36. Each storage element 34, 38, 36 comprises a storing material 38 between a first electrode 34 and a second electrode 36. A storing material 38 provides at least two different storing states with different electrical properties. The first electrode 34 comprises a first material and the second electrode 36 comprises a second material different from the first material. The plurality of storage elements 34, 38, 36 is oriented parallel to the surface 12 of the substrate 10.
摘要翻译： 微电子器件包括具有表面12的衬底10和在衬底10的表面12处形成的串联连接的多个存储元件34,38,36，多个晶体管18,26,28，每个晶体管18， 26,28平行于多个存储元件34,38,36中的一个存储元件34,38,36。每个存储元件34,38,36包括在第一电极34和第二电极36之间的存储材料38.存储材料38提供在 具有不同电性能的至少两种不同的储存状态。 第一电极34包括第一材料，第二电极36包括不同于第一材料的第二材料。 多个存储元件34,38,36平行于基板10的表面12定向。
-
-
-
-
-
-
-
-
-
搜索结果
10 条记录 (耗时 0.012 秒)
