-
1.发明授权Method for forming conductive lines and via studs on LSI carrier substrates 失效用于形成导电线的方法和通过LSI载体基板上的工艺
公开(公告)号：EP0099544B1
公开(公告)日：1986-10-08
申请号：EP83106871.3
申请日：1983-07-13
IPC分类号： H01L21/48
CPC分类号： H05K3/4647 , H01L21/486 , H01L23/5383 , H01L2224/16225 , H01L2224/16227 , H01L2924/01012 , H01L2924/09701 , H01L2924/15312 , H05K1/0306 , H05K3/061 , H05K3/4605 , H05K2201/0179 , H05K2203/0369 , H05K2203/0733
-
2.发明公开Method for forming conductive lines and via studs on LSI carrier substrates 失效一种用于在LSI制造载波导体轨迹和通孔的方法。
公开(公告)号：EP0099544A1
公开(公告)日：1984-02-01
申请号：EP83106871.3
申请日：1983-07-13
IPC分类号： H01L21/48
CPC分类号： H05K3/4647 , H01L21/486 , H01L23/5383 , H01L2224/16225 , H01L2224/16227 , H01L2924/01012 , H01L2924/09701 , H01L2924/15312 , H05K1/0306 , H05K3/061 , H05K3/4605 , H05K2201/0179 , H05K2203/0369 , H05K2203/0733
摘要： A multilevel metallurgy is formed on a dielectric body, particularly a multilayer ceramic (MLC) body (10). The interconnection lines (22) and via studs (26) are formed as an integral structure from a blanket metal layer thus eliminating the interface beween the via pad and via stud. A second level of interconnections (25) can be formed on top of said first interconnection level.
-
3.发明公开Method for forming a copper based metal pattern 失效Verfahren zum Herstellen eines Metallmusters auf Kupferbasis。
公开(公告)号：EP0054663A1
公开(公告)日：1982-06-30
申请号：EP81108552.1
申请日：1981-10-20
CPC分类号： C23F4/00 , H05K3/062 , H05K3/388 , H05K2201/0175 , H05K2201/0317 , H05K2203/095 , Y10S438/945 , Y10T428/12611 , Y10T428/12826
摘要： A composite mask (5A, 6A) is formed by sequentially depositing blanket layers (5) and (6) of molybdenum and of a material respectively selected from the group consisting of MgO and Al 2 O 3 on the surface of a copper layer (3), and producing in these layers (5) and (6) a pattern of openings corresponding to the negative of the desired copper pattern (3). Using said mask (5A, 6A) the portions of copper layer (3) exposed in said openings are removed, preferably by dry etching. MgO or Al 2 O 3 adhere well to Mo and Mo adheres well to copper. The Mo layer (5A) also serves as a diffusion barrier'for the copper.
The method is applicable in forming copper interconnect metallurgy for components such as semiconductor or dielectric substrates.摘要翻译： 复合掩模（5A，6A）通过在铜层（3）的表面上顺序地沉积钼和选自MgO和Al 2 O 3的材料的钼层和（6）层而形成，以及 在这些层（5）和（6）中产生对应于所需铜图案（3）的负极的开口图案。 使用所述掩模（5A，6A），优选通过干蚀刻去除在所述开口中暴露的铜层（3）的部分。 MgO或Al2O3很好地粘附到Mo和Mo附着到铜上。 Mo层（5A）也用作铜的扩散阻挡层。 ...该方法可用于形成用于诸如半导体或电介质基板的部件的铜互连冶金。
-
公开(公告)号：EP0054663B1
公开(公告)日：1985-01-16
申请号：EP81108552.1
申请日：1981-10-20
CPC分类号： C23F4/00 , H05K3/062 , H05K3/388 , H05K2201/0175 , H05K2201/0317 , H05K2203/095 , Y10S438/945 , Y10T428/12611 , Y10T428/12826
-
5.发明授权
公开(公告)号：EP0002669B1
公开(公告)日：1981-10-28
申请号：EP78101460.0
申请日：1978-11-27
IPC分类号： H01L21/316
CPC分类号： H01L21/02175 , H01L21/02263 , H01L21/0272 , H01L21/31608 , H01L21/32136 , Y10S438/945
-
6.发明公开Verfahren zum Entfernen von Material von einem Substrat durch selektive Trockemätzung und Anwendung dieses Verfahrens bei der Herstellung von Leitungsmustern 失效一种用于从在生产的布线图案此方法通过选择性Trockemätzung基板和应用去除材料的方法。
公开(公告)号：EP0002669A1
公开(公告)日：1979-07-11
申请号：EP78101460.0
申请日：1978-11-27
IPC分类号： H01L21/316
CPC分类号： H01L21/02175 , H01L21/02263 , H01L21/0272 , H01L21/31608 , H01L21/32136 , Y10S438/945
摘要： in einem Verfahren für das selektive Entfernen von Material von einem Substrat bei der Herstellung von Leitungsmustern auf integrierten Halbleiterschaltungen durch trockene Ätzverfahren oder reaktives lonen-Ätzen wird eine Maske aus Magnesium-Oxid verwendet, welche sich gerade beim Plasma-Ätzen dadurch auszeichnet, daß sie nur langsam abgeätzt wird, keine Rückstände durch Rückstreuung bildet, das Plasma nicht verschlechtert, bei erhöhten Temperaturen nicht fließt und sich nicht verformt und über die ganze Fläche mit gleichförmiger Dicke reproduzierbar ist.
摘要翻译： 在用于对通过干蚀刻或反应离子蚀刻的半导体集成电路中选择性地除去材料的方法，由氧化镁构成的掩模从衬底在导电图案的制剂，其可以是直链，其特征在于在等离子体刻蚀所述事实使用，只有他们 缓慢地蚀刻，通过反向散射不会降低等离子体为代表的无残留，不在高温下流动，并且不会变形，并且可以在具有均匀厚度的整个表面被再现。
-
-
-
-
-
搜索结果
6 条记录 (耗时 0.01 秒)
