公开(公告)号：EP1195802A1

公开(公告)日：2002-04-10

申请号：EP00121870.0

申请日：2000-10-06

申请人： Semiconductor300 GmbH & Co KG

发明人： Morgenstern, Thomas ,  Poschenrieder, Bernhard

IPC分类号： H01L21/3213

CPC分类号： H01L21/32137 ,  H01L21/32136

摘要： Disclosed is a process for forming conductor lines on a semiconductor product by dry-etching a stack of an upper layer of a dielectric hardmask material, a medium layer of a conducting material containing tungsten and a lower layer of minor conductivity than the medium layer by etching both the upper layer and the medium layer with a first reactive etching component containing fluorine, overetching the tungsten containing layer selectively to the lower layer with a second reactive etching component containing C 2 F 6 and etching the lower layer with a third reactive etching component containing another halogene than fluorine. Hexafluoric ethane is used to etch the tungsten containing layer highly selectively to a lower layer material like polysilicon. Furthermore, fluorine based etching components form polymers containing CF 2 -chains on the tungsten containing layer, protecting it from polysilicon etching chemistry. Thereby undercuts of the polysilicon layer and undue pre-etching of the polysilicon layer during tungsten layer over-etching are avoided. As a consequence, conductor lines with precisely shaped vertical sidewalls are etched.

摘要翻译： 公开了一种在半导体产品上形成导体线的方法，其通过干蚀刻电介质硬掩模材料的上层的叠层，含有钨的导电材料的介质层和具有小于介质层的导电性的下层，通过蚀刻 上层和中间层均具有含氟的第一反应性蚀刻组分，用含有C2F6的第二反应性蚀刻组分选择性地将含钨层过蚀刻，并用含有另一种卤素的第三反应性蚀刻组分蚀刻下层 氟。 六氟乙烷用于将含钨层高度选择性地蚀刻到诸如多晶硅的下层材料。 此外，氟基蚀刻组分在含钨层上形成含有CF 2链的聚合物，保护其不受多晶硅蚀刻化学反应。 因此避免了在钨层过蚀刻期间多晶硅层的底切和多余的预蚀刻多晶硅层。 因此，蚀刻具有精确成形的垂直侧壁的导体线。

公开(公告)号：EP1187327A1

公开(公告)日：2002-03-13

申请号：EP00119139.4

申请日：2000-09-04

申请人： Infineon Technologies AG

发明人： Raychaudhuri, Arindam

IPC分类号： H03K3/037

CPC分类号： H03K3/35625 ,  H03K3/0372

摘要： In the present invention, an edge-triggered D-Flip-Flop circuit with a master/slave configuration is disclosed. The master circuit (MA) comprises only one master switch (T1) controlled by a clock signal ( C ¯ ) and followed by a first inverter (I1). The slave circuit (SL) comprises a slave switch (T2) followed by a second inverter (I2) and a regenerative feedback-loop (I3, T3). Master and slave switches (T1, T2) can easily be realised using pass-transistors thus achieving small chip area. The Flip-Flop can easily be amended by set and reset means (T4, T5) and is preferably suitable for mass applications like memory and microprocessor chips.

摘要翻译： 在本发明中，公开了具有主/从配置的边沿触发D触发电路。 主电路（MA）仅包括由时钟信号（C）控制的一个主开关（T1），其后是第一反相器（I1）。 从电路（SL）包括从开关（T2），后跟第二反相器（I2）和再生反馈回路（I3，T3）。 主从开关（T1，T2）可以通过传统晶体管轻松实现，从而实现小芯片面积。 触发器可以通过设置和复位手段（T4，T5）轻松修改，最适合大批量应用，如存储器和微处理器芯片。

公开(公告)号：EP0932944B1

公开(公告)日：2002-03-13

申请号：EP97909195.6

申请日：1997-09-25

申请人： Infineon Technologies AG

发明人： REINER, Robert

IPC分类号： H04B5/00 ,  G06K19/07 ,  G06K7/08

CPC分类号： H04B5/0093 ,  G06K7/0008 ,  G06K19/0723

摘要： The invention concerns a data-transmission circuit with a station (1) and a response circuit (2), the station comprising a primary coil (4) with a signal generator (3) for generating a magnetic alternating field at a carrier frequency, and an amplitude demodulator (6). The response circuit (2) comprises a secondary coil (7) and an amplitude modulator (13) for influencing the load on the secondary coil. The amplitude modulator (13) is designed such that the magnetic alternating field can be modulated by a data signal.

公开(公告)号：EP0744832B1

公开(公告)日：2001-11-28

申请号：EP96108000.9

申请日：1996-05-20

申请人： Infineon Technologies AG

发明人： Irvine, Robert-Grant ,  Veit, Werner, Dipl.-Ing. ,  Fenk, Josef, Dipl.-Ing.

IPC分类号： H03H11/18

CPC分类号： H03H11/265 ,  H03H11/18

公开(公告)号：EP0944118B1

公开(公告)日：2001-11-21

申请号：EP99105691.2

申请日：1999-03-19

申请人： Infineon Technologies AG

发明人： Lell, Alfred

IPC分类号： H01L31/12 ,  H01L31/173 ,  H01L31/153 ,  H01L33/00 ,  H01S5/02

CPC分类号： H01L27/15 ,  H01L27/153 ,  H01L31/125 ,  H01L31/18

公开(公告)号：EP1148655A1

公开(公告)日：2001-10-24

申请号：EP00108562.0

申请日：2000-04-19

申请人： Infineon Technologies AG

发明人： Zdravko, Boos

IPC分类号： H04B1/40 ,  H04B1/48 ,  H04B1/52

CPC分类号： H04B1/52 ,  H04B1/406 ,  H04B1/48

摘要： Es ist eine Sende- und Empfangseinheit angegeben, welche sowohl das Frequenzduplex-Verfahren FDD, als auch das Zeitduplex-Verfahren TDD sowie den Betrieb mit Frequenzduplex FDD mit variabler Duplexfrequenz ermöglicht. Einer Frequenzweiche (DUP), welche an eine Antenne (ANT) angeschlossen werden kann, ist hierzu ein Umschalter (SW) nachgeschaltet. Dabei ist die Anzahl der Filter sowie der Hochfrequenz-Schalter gering. Durch Auftrennen der Empfangspfade für FDD und TDD sind die Empfänger bezüglich Rauschen und Verzerrungen verbessert. Die beschriebene Anordnung kann beispielsweise in UMTS-Transceivern eingesetzt werden und ermöglicht eine asymmetrische Datenübertragung, bei der zwei Sendekanäle mit einem Empfangskanal kombiniert werden können. Die Sende- und Empfangseinheit ist bei geringem Flächenbedarf in einfacher Weise hochintegrierbar.

摘要翻译： 本发明涉及能够执行频分双工方法（FDD）以及时分双工方式（TDD）的收发机单元，并且能够以具有可变双工频率的频分双工（FDD）进行操作。 为此，转换开关（SW）在输出电路中连接到可连接到天线（ANT）的分频滤波器（DUP）。 同时，滤波器和高频开关的数量也很少。 通过分离用于FDD和TDD的接收路径，接收机关于噪声和失真被改进。 所描述的系统可以例如在UMTS收发器中使用，并且使得能够将两个发送信道与接收信道组合的非对称数据传输。 收发器单元可以很容易地集成在一个较小的空间要求。

公开(公告)号：EP1148654A1

公开(公告)日：2001-10-24

申请号：EP00108465.6

申请日：2000-04-18

申请人： Infineon Technologies AG

发明人： Boos, Zdravko

IPC分类号： H04B1/40 ,  H04B1/52

CPC分类号： H04B1/406 ,  H04B1/00 ,  H04B1/52

摘要： Es ist eine Sende- und Empfangseinheit zur Anwendung in UMTS-Systemen angegeben, welche empfängerseitig eine Zwischenfrequenz in einem Bereich von 0 bis 0,5 Megahertz und sendeseitig eine Zwischenfrequenz von 190 Megahertz aufweist. Die beschriebene Anordnung ermöglicht den Betrieb mit FDD, TDD und FDD-variabler Duplexfrequenz. Wenn einem Netzbetreiber lediglich eine geringe Bandbreite zur Verfügung steht, kann die beschriebene Anordnung dadurch besonders energiesparend betrieben werden, daß lediglich ein Lokaloszillator (LO1) für ersten und zweiten Mischer (M1, M2) benötigt wird. In diesem Fall kann die sendeseitige Zwischenfrequenz von 190 Megahertz um +/- 5 oder +/- 10 Megahertz verstellt werden. Die beschriebene Anordnung ist in einfacher Weise hochintegrierbar.

摘要翻译： 提供了一种用于在UMTS系统中，其中在接收器侧，中间频率的范围为0至0.5兆赫和发送侧具有190兆赫的中频使用一个发射和接收单元。 所描述的布置使得能够以FDD，TDD和FDD双工频率可变的操作。 如果网络运营商的低带宽仅是可用的，所描述的装置可以在操作的特别高效节能在仅一个本地振荡器（LO1）用于第一和第二混频器（M1，M2）是必要的。 在这种情况下，190兆赫兹或+/- 5 +/- 10兆赫的发送侧中频可以调节。 所描述的布置是高度集成的简单方式。

公开(公告)号：EP1146640A1

公开(公告)日：2001-10-17

申请号：EP00107704.9

申请日：2000-04-10

申请人： Infineon Technologies AG

发明人： Losehand, Reinhard ,  Werthmann, Hubert ,  Bartl, Ulf

IPC分类号： H03J3/20

CPC分类号： H03J3/20 ,  H03B2201/0266 ,  H03J3/185 ,  H03J2200/10

摘要： Zu einem Schwingkreis (1) ist ein Leiternetzwerk (12) parallel geschaltet, das Abgleichkondensatoren (18) enthält. Die Abgleichkondensatoren können über PIN-Dioden (17) parallel zu den Kapazitätsdioden (3) im Schwingkreis 1 zugeschaltet werden. Dadurch ist ein Abgleich des Schwingkreises (1) möglich.

摘要翻译： 该组件具有通过微调二极管设定为预定频率范围的振荡器电容。 振荡电路谐振频率误差由耦合到振荡器电路的导体网络补偿，该导体网络通过具有横向二极管的电容和纵向线之间串联的电容来补偿，用于通过设置具有开关直流电流的横向二极管工作点与振荡器电容并联连接。 网络。 该组件具有振荡器电容，其值可由微调二极管（3）在预定频率范围内设置。 通过耦合电容（11）和串联连接的横向二极管（17）和电容（18），通过耦合到振荡器电路的导体网络（12）来补偿振荡电路（1）的谐振频率的与制造相关的偏差。 在可以通过使用可切换直流设置横向二极管的工作点的可与振荡器电容并联的纵向线之间 网络。

公开(公告)号：EP1146374A2

公开(公告)日：2001-10-17

申请号：EP01104046.6

申请日：2001-02-20

申请人： Corning Cable Systems LLC

发明人： Hurley, William C.

IPC分类号： G02B6/44

CPC分类号： G02B6/4413 ,  G02B6/4403 ,  G02B6/4434 ,  G02B6/4495

摘要： A fiber optic fan-out cable having optical sub-units. The optical sub-units are disposed about a central member, at least some of the optical sub-units each respectively comprising a sub-unit jacket, strength fibers, and at least one respective optical fiber ribbon therein. The optical fiber ribbon including a plurality of optical fibers, the strength fibers generally surrounding and contacting the optical fiber ribbon within the sub-unit jacket. A cable jacket surrounds the central member and defines an annular space wherein the optical fiber sub-units are disposed about the central member. The annular space including essentially no strength fibers therein outside of the sub-unit jackets, the strength fibers being essentially located within the optical sub-unit jacket with the respective optical fiber ribbons. Sub-units are generally helically stranded about the central member.

公开(公告)号：EP1139411A1

公开(公告)日：2001-10-04

申请号：EP00106731.3

申请日：2000-03-29

申请人： Infineon Technologies AG

发明人： Neugebauer, Frank, Dipl.-Phys.

IPC分类号： H01L21/60 ,  H01L23/31

CPC分类号： H01L24/81 ,  H01L23/3121 ,  H01L24/48 ,  H01L24/73 ,  H01L25/0657 ,  H01L2224/05599 ,  H01L2224/16225 ,  H01L2224/32145 ,  H01L2224/32225 ,  H01L2224/48091 ,  H01L2224/48225 ,  H01L2224/48227 ,  H01L2224/48464 ,  H01L2224/73204 ,  H01L2224/73257 ,  H01L2224/73265 ,  H01L2224/81801 ,  H01L2224/85399 ,  H01L2225/0651 ,  H01L2225/06517 ,  H01L2225/06558 ,  H01L2225/06586 ,  H01L2924/00014 ,  H01L2924/01005 ,  H01L2924/15311 ,  H01L2924/19107 ,  H01L2924/00012 ,  H01L2924/00 ,  H01L2224/45015 ,  H01L2924/207 ,  H01L2224/45099

摘要： Ein Halbleiterchip (10) ist mittels Flip-Chip-Montage mit dem Substrat (5) zugewandten Anschlusskontakten auf dem Substrat befestigt. Ein weiterer Halbleiterchip (11) ist mit seiner nicht mit einem Bauelement versehenen Rückseite dauerhaft mit der ebenfalls nicht mit einem Bauelement versehenen Rückseite des ersten Halbleiterchips mittels einer Kleberschicht (2) verbunden. Die Anschlusskontakte der in dem zweiten Halbleiterchip vorhandenen Bauelemente auf der von dem Substrat abgewandten Seite sind mittels Bonddrähten (6) mit dafür vorgesehenen Kontaktflächen des Substrates elektrisch leitend verbunden.

摘要翻译： 该封装包括具有接触表面的衬底（5）。 电连接（3）设置在半导体芯片（10）的接触表面和端子触点之间。 另外的端子触点设置在半导体芯片背离基板的一侧。 这些另外的端子触点经由接合线（6）连接到衬底的接触表面。 另外的端子触点可以设置在另一个半导体芯片（11）上，该半导体芯片（11）背离另外的半导体芯片。 半导体芯片（10,11）彼此附接。