利索-全球专利检索

  1. 登录
  2. 注册

搜索结果

76 条记录 (耗时 0.016 秒)

    Verfahren zum Testen von auf Platinen eingelöteten integrierten Halbleiterschaltkreisen und Verwendung eines Transistortesters für dieses Verfahren
    21.
    发明公开
    Verfahren zum Testen von auf Platinen eingelöteten integrierten Halbleiterschaltkreisen und Verwendung eines Transistortesters für dieses Verfahren 失效
    测试焊接在印刷电路板上的半导体集成电路的方法和用于此过程中的使用的晶体管测试仪。

    公开(公告)号：EP0507168A1

    公开(公告)日：1992-10-07

    申请号：EP92104967.2

    申请日：1992-03-23

    申请人： ITA INGENIEURBÜRO FÜR TESTAUFGABEN GmbH

    发明人： Buks, Manfred

    IPC分类号： G01R31/28

    CPC分类号： G01R31/046 ,  G01R31/316

    摘要： Ein Verfahren zum Testen von auf Platinen eingelöteten integrierten Halbleiterschaltkreisen durch Bestimmen von zwischen Pins eines integrierten Halbleiterschaltkreises bei angelegter Spannung fließenden Strömen, bei dem die typischen Steuer- oder Schaltmerkmale eines parasitären Transistors des integrierten Halbleiterschaltkreises mit einem auf der Platine mit den zu dem parasitären Transistor führenden Pins des integrierten Halbleiterschaltkreises kontaktierten Transistortester bestimmt werden.

    摘要翻译： 通过确定与电压施加的电流的集成半导体电路，引脚之间流动钎焊在印刷电路板上集成半导体电路的测试的方法，其中典型的控制或集成半导体电路的导致在板上与寄生于晶体管的寄生晶体管的开关特性 半导体集成电路接触晶体管测试器的脚可以被确定。

    METHOD AND APPARATUS FOR SENSING DEFECTS IN INTEGRATED CIRCUIT ELEMENTS
    22.
    发明公开
    METHOD AND APPARATUS FOR SENSING DEFECTS IN INTEGRATED CIRCUIT ELEMENTS 失效
    方法和设备用于检测半导体电路的缺陷。

    公开(公告)号：EP0396660A1

    公开(公告)日：1990-11-14

    申请号：EP89910250.0

    申请日：1989-09-06

    申请人： CROSS-CHECK SYSTEMS, INC.

    发明人： GHEEWALA, Tushar, R.

    IPC分类号： G01R31 ,  G06F11 ,  H01L21

    CPC分类号： G01R31/316 ,  G01R31/30 ,  G01R31/318516

    摘要： L'appareil décrit (40, 42), qui sert à tester un circuit intégré pour y déterminer la présence de défauts, est attaché à des lignes de détection (S1-Sn), lesquelles sont couplées à des noeuds de sortie de portes logiques (50) d'une structure de test à l'intérieur d'un circuit intégré, tel qu'une structure de test de type ''contrôle croisé'' incorporée dans un appareil à circuits intégrés. Un procédé associé consiste à charger au préalable les lignes de détection (S1-Sn) jusqu'à un niveau de signal connu, avant d'utiliser les lignes de détection pour détecter le niveau de signal au niveau d'un point de test. L'appareil combiné avec des comparateurs ou des amplificateurs de détection (42) attachés aux lignes de détection peut régler les niveaux de détection des comparateurs de façon synchrone pour faire porter le test soit sur un niveau minimum ''un'' de sortie (WOH) soit sur un niveau maximum ''zéro'' de sortie (WOL), afin de déterminer par test la présence d'autres classes de défauts. L'appareil (40) attaché aux lignes de détection peut injecter une charge dans un noeud de sortie d'une porte logique à des moments très sélectionnés selon une séquence de test qui permet de modifier le niveau de signal audit noeud de sortie de façon à déterminer par test la présence de défauts. Le procédé décrit dans la présente invention comporte une sensibilisation d'itinéraire qui permet de réduire les modèles de tests à des conditions composées de Boole.

    Anordnung zur Anpassung einer Prüfeinrichtung an einen Prüfling
    27.
    发明公开
    Anordnung zur Anpassung einer Prüfeinrichtung an einen Prüfling 失效
    安排一个试验装置匹配到DUT。

    公开(公告)号：EP0093899A1

    公开(公告)日：1983-11-16

    申请号：EP83103728.8

    申请日：1983-04-18

    申请人： SIEMENS AKTIENGESELLSCHAFT

    发明人： Welzhofer, Klaus

    IPC分类号： G01R31/28

    CPC分类号： G01R31/316

    摘要： ie von einer Prüfeinrichtung A abgegebenen Prüfsignale (PS1) haben einen zeitlichen Versatz, der kleiner/ gleich einem vom Aufbau der Prüfeinrichtung abhängenden Wert ist. Soll mit der Prüfeinrichtung (A) ein Prüfling (5) geprüft werden, dem Prüfsignale zugeführt werden müssen, deren zeitlicher Versatz kleiner ist als der zeitliche Versatz der von der Prüfeinrichtung gelieferten Prüfsignale (PS1), so wird zwischen der Prüfeinrichtung (A) und dem Prüfling (5) eine Anordnung (B) eingefügt. Diese enthält einen Sender (12) und einen antiparallel dazugeschalteten Empfänger (13). Der Sender (12) schaltet das Prüfsignal (PS1) der Prüfeinrichtung nur dann als Prüfsignal (PS2) zum Prüfling (5), wenn ein Taktsignal (S1) und ein Umschaltsignal (T3) am Sender (12) anliegt. Das Taktsignal (S1) kann auf einfache Weise zu einem festlegbaren Zeitpunkt erzeugt werden und damit der Zeitpunkt des Auftretens der Prüfsignale (PS2) ohne großen Versatz festgelegt werden. Der Empfänger (13) wird mit Hilfe eines Taktsignals (S3) und durch ein Einschaltsignal (T3) eingeschaltet und gibt dann das bewertete Antwortsignal (AS) vom Prüfling (5) am Ausgang ab. Das Taktsignal (S3) für den Empfänger (13) wird ebenso wie das Taktsignal (S1) für den Sender (12) aus einem Taktsignal (SO) mit Hilfe von Verzögerungseinrichtungen (14, 15, 16) gewonnen.

    摘要翻译： 的测试装置的输出的测试信号（PS1）具有时间偏移小于/等于取决于测试装置的值的结构。 与所述测试装置（A），（5），以进行检查，则必须提供给测试信号的样本，所述时间偏移量小于所述时间由所述测试设备（PS1）供给的测试信号的偏移定位，它是测试装置（A）和所述间 被测装置（5）插入的装置（B）。 这包括一个发射器（12）和反并联连接于所述接收器（13）。 所述发射器（12）切换测试设备的测试信号（PS1）仅作为测试信号（PS2）的测试对象（5）中，当一个时钟信号（S1），并且在发射器（12）一个转换信号（T3）。 时钟信号（S1）可以以简单的方式制造以可确定的时间，因此没有大的偏移设置的测试信号（PS2）的发生时间。 所述接收器（13）与时钟信号（S3）的辅助下，并通过一个开关（T3）导通，并输出从从输出的DUT（5）所估计的响应信号（AS）。 对于所述接收器（13），以及通过延迟装置（14,15，16）装置，用于从一时钟信号（S0）的发射器（12）所恢复的时钟信号（S1）的aktsignal（S3）。

    PROCESS PERTURBATION TO MEASURED-MODELED METHOD FOR SEMICONDUCTOR DEVICE TECHNOLOGY MODELING
    29.
    发明公开
    PROCESS PERTURBATION TO MEASURED-MODELED METHOD FOR SEMICONDUCTOR DEVICE TECHNOLOGY MODELING 审中-公开
    处理误差测量模型建模研究半导体技术组件

    公开(公告)号：EP1290718A4

    公开(公告)日：2007-01-10

    申请号：EP01930752

    申请日：2001-04-25

    申请人： NORTHROP GRUMMAN CORP

    发明人： TSAI ROGER S

    IPC分类号： G06F17/50 ,  G01R31/28 ,  G01R31/316 ,  H01L21/66 ,  H01L29/00 ,  H01L29/80 ,  H01L21/00 ,  G01R31/26

    CPC分类号： H01L22/20 ,  G01R31/28 ,  G01R31/316

    摘要： A method for modeling semiconductor devices which utilize a measured-to-modeled microscope as a fundamental analysis basis for constructing a physically-based model by correlating measured model performance changes to experimental device changes designed to controllably change physical aspects of the advise. The effects of the process perturbation can then be attributed to changes in measurable internal characteristics of the device. With thorough process perturbation to measured model PM2 experimentation, the full range of device performance can be expressed in terms of the microscopes model-basis space, thus forming a single unified compact device technology model, able to accurately model measured performance changes over a relatively wide range of possible physical and environment changes to the device. The model is able to model internal device physical device operating mechanisms that are critical to the device technology, such as charge control in FET's or current control in BJT's.