公开(公告)号：EP0493443B1

公开(公告)日：1994-04-20

申请号：EP90913947.9

申请日：1990-09-18

Applicant: ANALOG DEVICES, INCORPORATED

Inventor： LANE, Charles, D.

IPC: H03M1/36

CPC classification number: H03M1/206 ,  H03M1/361

Abstract: The invention comprises an n-bit analog-to-digital flash converter comprising 2n/2 input comparators, each having a first input coupled to receive the analog voltage to be converted and a second input coupled to a different reference voltage. The reference voltages of each consecutive input comparator are spaced apart two LSBs of the converter. Each input comparator has two outputs, OUT and an inverted version thereof, O^¨B7U^¨B7T^¨B7. 2n-1 consecutive latches are provided. Every other latch receives at its inputs the OUT and O^¨B7U^¨B7T^¨B7 signals from a single associated input comparator. All other latches receive the OUT signal of one of the input comparators and the O^¨B7U^¨B7T^¨B7 signal of an adjacent input comparator. The latches having inputs coupled to the OUT and O^¨B7U^¨B7T^¨B7 signals of a single input comparator produce a comparison output which change state every two LSBs of the converter and the latches having one input coupled to the OUT signal of one input comparator and the O^¨B7U^¨B7T^¨B7 signal of an adjacent input comparator produce comparison signals which change state halfway between the output signals of the adjacent latches. Thus, a comparison output is provided for every LSB of the full scale range of the converter using only 2n/2 input comparators.

公开(公告)号：EP0406255B1

公开(公告)日：1994-04-20

申请号：EP89902669.4

申请日：1989-01-23

Applicant: ANALOG DEVICES, INCORPORATED

Inventor： MILLER, Gerald, A.

IPC: G11C27/02

CPC classification number: G11C27/026

Abstract: A sample/hold amplifier comprising two transconductance stages (10, 12) with their inverting input terminals connected together. In sample mode, the input signal is connected to the non-inverting input of the first stage (10), and a hold capacitor (Cc) is connected to the non-inverting input terminal of the second stage (12) and driven by the amplifier output through a feedback circuit (28) which forces the hold capacitor voltage to track the input signal. Upon switchover to hold mode, the roles of the two transconductance stages (10, 12) are interchanged: the non-inverting input terminal of the first stage (10) is connected through a feedback circuit (36) to the amplifier output, and the second stage (12) receives as an input signal the voltage of the hold capacitor, which now is disconnected from the amplifier output. The net offset voltage developed on the hold capacitor is the difference between the respective offsets of the two transconductance stages. This net offset voltage is compensated for by an equal and opposite voltage in hold mode, due to the interchange of roles of the two transconductance stages (10, 12).

公开(公告)号：EP0438494B1

公开(公告)日：1994-04-13

申请号：EP89911947.3

申请日：1989-10-04

Applicant: ANALOG DEVICES, INCORPORATED

Inventor： LEWIS, Stephen, R. ,  LEFTON, Scott, A.

IPC: H03M1/78 ,  H03M1/06 ,  H03M1/80

CPC classification number: H03M1/089 ,  H03M1/1061 ,  H03M1/785

Abstract: The invention provides a monolithic Y-bit resistive-ladder type digital-to-analog converter (DAC) having a unity gain inverting operational amplifier as an input buffer to the resistive ladder segment of the DAC. The reference voltage is applied to the input buffer amplifier. Optional bipolar operation is provided by applying a non-inverted reference voltage to the output of the resistive ladder segment of the DAC through a scale resistance. Analog ground current cancellation is provided by a secondary X-bit R-2R ladder (where X Y) with the non-inverted reference voltage applied to it. The secondary bit ladder is switched in parallel with the top X bits of the main ladder, thereby supplying or sinking roughly the same amount of current as the X most significant bits of the main resistive ladder, but with opposite sense. The effect on the DAC output of the resistance and temperature coefficient of the switches used in the R-2R ladder and elsewhere in the circuitry is minimized by selecting switches appropriately scaled to provide resistances whose sum effect is to cancel each other out. (Particularly, a FET switch biased permanently on is provided at the input of the unity gain inverting operational amplifier). Since the DAC is monolithic, the switches have approximately equal temperature coefficients such that the effect of the switches is consistent at all temperatures.

公开(公告)号：EP0586021A1

公开(公告)日：1994-03-09

申请号：EP93202772.5

申请日：1991-01-31

Applicant: ANALOG DEVICES, INCORPORATED

Inventor： Ferguson, Paul F. Jr. ,  Adams, Robert W. ,  Ganesan, Apparajan

IPC: H03M7/32 ,  H03M3/02

CPC classification number: H03G3/02 ,  H03M3/43 ,  H03M3/446 ,  H03M3/45 ,  H03M3/454 ,  H03M7/3028 ,  H03M7/3035 ,  H03M7/304

Abstract: The invention relates to a digital noise shaper circuit for generating an output digital data stream having pre-defined noise characteristics from a multi-bit input digital data stream. The noise shaper circuit includes a greater than two-pole digital filter network (1902-1910) for receiving and processing an error signal to generate the output data stream, a comparator (1924) responsive to the output data stream for generating a feedback signal, a feedback processing network (1926-1934) responsive to the feedback signal for frequency-shaping the feedback signal, and adders (1912-1920) for digitally adding the multi-bit input digital data stream and the frequency-shaped feedback signal to generate the error signal.

Abstract translation: 本发明涉及一种用于从多位输入数字数据流产生具有预定噪声特性的输出数字数据流的数字噪声整形器电路。 噪声整形器电路包括用于接收和处理误差信号以产生输出数据流的大于两极的数字滤波器网络（1902-1910）;响应于输出数据流以产生反馈信号的比较器（1924） 响应于用于对反馈信号进行频率整形的反馈信号的反馈处理网络（1926-1934）以及用于数字相加多位输入数字数据流和频率形状的反馈信号的加法器（1912-1920），以产生 误差信号。

公开(公告)号：EP0555417A1

公开(公告)日：1993-08-18

申请号：EP92905437.0

申请日：1991-11-04

Applicant: ANALOG DEVICES, INCORPORATED

Inventor： GARDE, Douglas

IPC: G06F7 ,  G06F9 ,  G06F12 ,  G11C7 ,  G11C8 ,  G11C11

CPC classification number: G06F9/30141 ,  G11C7/1006 ,  G11C7/1078 ,  G11C8/16

Abstract: Fichier de registre de mémoire vive à accès multiple permettant le passage direct de données d'un point d'entrée à un point de sortie du fichier de registre ainsi que l'écriture simultanée dans une adresse mémoire dans le fichier de registre. En plus du registre RAM l'appareil comprend, dans un premier mode de réalisation, (1) des premier et second ensembles de multiplexeurs, le premier ensemble de multiplexeurs étant connecté entre les points de sortie du fichier de registre d'une part et, d'autre part, les sorties du second ensemble de multiplexeurs et les lignes de bit RAM; le second ensemble de multiplexeurs étant connecté entre l'entrée du premier ensemble de multiplexeur, comme indiqué ci-dessus, et les points d'entrée du fichier de registre RAM; et (3) des comparateurs d'adresses de circulation destinés à commander les multiplexeurs. Les bus binaires de la mémoire vive sont commandés directement par les points d'entrée du fichier de registre. Dans un second mode de réalisation les premier et second multiplexeurs sont combinés, les sorties des lignes de bits RAM étant connectées aux entrées du multiplexeur combiné, et le multiplexeur combiné formant un commutateur à barres croisées.

公开(公告)号：EP0532735A1

公开(公告)日：1993-03-24

申请号：EP92909748.0

申请日：1992-04-03

Applicant: ANALOG DEVICES, INCORPORATED

Inventor： VINCELETTE, Scott

IPC: G01R19 ,  H03K3 ,  H03K5

CPC classification number: H03K5/2481 ,  H03K3/35613 ,  H03K5/249

Abstract: Circuit comparateur de tension CMOS comprenant un dispositif de verrouillage activé par une impulsion. Un signal de verrouillage précharge le circuit tout entier à un état connu qui est indépendant des tensions d'entrée et dans lequel pratiquement aucun courant statique n'est prélevé. Dans des conditions statiques, après que le circuit a été activé par une impulsion, la paire reliée à la source (52, 54) est en fait déconnectée de la (des) tension(s) de réseau et ne prélève elle non plus presque aucun courant. Lorsque le circuit est activé par une impulsion, une pair (57, 54) de TEC reliée à la source amplifie le signal d'entrée de différentiel, la rétroréaction positive étant fournie par l'intermédiaire d'une paire de transistors (36, 38) de charge MOS à canal P interconnectés, ainsi que de transistors (46, 48) cascades MOS à canal N interconnectés. La paire interconnectée alimente une paire de tampons de sortie (62-68) ou circuits d'attaque dont les TEC ont une taille telle qu'un niveau de tension "bas" est généré sur les deux sorties jusqu'à ce que la paire interconnectée résolve la différence de tension d'entrée (c'est-à-dire que la tension d'entrée différentielle dépasse le seuil de commutation). A ce moment-là, les sorties obtiennent des niveaux numériques complémentaires et sont utilisables.

公开(公告)号：EP0528940A1

公开(公告)日：1993-03-03

申请号：EP91909806.0

申请日：1991-05-13

Applicant: ANALOG DEVICES, INCORPORATED

Inventor： GILBERT, Barrie

IPC: H03F1 ,  H03F3

CPC classification number: H03F3/45071 ,  H03F1/3211

Abstract: Convertisseurs tension-courant (VI) du type à entrée et sortie différentielles destinés à être fabriqués sous forme de circuit intégré sur une seule puce monolithique. Le circuit comporte une première paire de résistances (RB) connectées entre les première et deuxième bornes d'entrée, dont leur noeud commun étant connecté aux bases de deux transistors de sortie NPN (Q1, Q2) qui fournissent des courants de sortie différentiels (IC1, IC2) à partir de leurs collecteurs. Les émetteurs de ces transistors sont connectés respectivement par l'intermédiaire de résistances correspondantes (RE/2), aux bornes d'entrée. Un condensateur (CB) est connecté entre les bases communes et la référence (terre)s pour établir une constante de temps appropriée afin d'arriver à un degré de complémentarité élevé. Ces particularités permettent d'éliminer essentiellement le courant de polarisation d'entrée et de réduire les distorsions paire et impaire du signal de sortie.

公开(公告)号：EP0493443A1

公开(公告)日：1992-07-08

申请号：EP90913947.0

申请日：1990-09-18

Applicant: ANALOG DEVICES, INCORPORATED

Inventor： LANE, Charles, D.

IPC: H03M1

CPC classification number: H03M1/206 ,  H03M1/361

Abstract: Convertisseur éclair analogique-numérique à n bits, comprenant 2n/2 comparateurs d'entrée, comportant chacun une première entrée couplée pour recevoir la tension analogique à convertir, ainsi qu'une seconde entrée couplée à une tension de référence différente. Les tensions de référence de chaque comparateur d'entrée successif sont espacées de deux bits les moins significatifs du convertisseur. Chaque comparateur d'entrée comporte deux sorties, SORTIE ainsi que une version inversée de celle-ci, S(Boolean not)O(Boolean not)R(Boolean not)T(Boolean not)I(Boolean not)E(Boolean not). On a prévu 2n-1 bascules successives. Chaque autre bascule reçoit au niveau de ses sorties les signaux SORTIE et S(Boolean not)O(Boolean not)R(Boolean not)T(Boolean not)I(Boolean not)E(Boolean not) provenant d'un seul comparateur d'entrée associé. Toutes les autres bascules reçoivent le signal SORTIE d'un des comparateurs d'entrée et le signal S(Boolean not)O(Boolean not)R(Boolean not)T(Boolean not)I(Boolean not)E(Boolean not) d'un comparateur d'entrée adjacent. Les bascules comportant des entrées couplées aux signaux SORTIE et S(Boolean not)O(Boolean not)R(Boolean not)T(Boolean not)I(Boolean not)E(Boolean not) d'un seul comparateur d'entrée, produisent une sortie de comparaison changeant d'état tous les deux bits les moins significatifs du convertisseur, et les bascules ayant une entrée couplée au signal SORTIE du comparateur d'entrée et au signal S(Boolean not)O(Boolean not)R(Boolean not)T(Boolean not)I(Boolean not)E(Boolean not) d'un comparateur d'entrée adjacent produisent des signaux de comparaison changeant d'état à mi-chemin entre les signaux de sortie des bascules adjacentes. Ainsi, une sortie de comparaison est prévue pour chaque bit le moins significatif de toute l'étendue d'échelle du convertisseur, uniquement à l'aide de 2n/2 comparateurs d'entrée.

公开(公告)号：EP0393027B1

公开(公告)日：1992-05-13

申请号：EP88900970.0

申请日：1987-12-10

Applicant: ANALOG DEVICES, INCORPORATED

Inventor： GARDE, Douglas

IPC: G11C7/06

CPC classification number: G11C7/062 ,  H03K5/2481

Abstract: A MOS sense amplifier having a differential input and a single-ended output, and formed of only six MOS transistors. The amplifier's non-inverting input is connected to the gates of first and second MOSFETs. The drains of the first and second MOSFETs are connected to each other and to the gates of third and fourth MOSFETs. The drain of the third MOSFET is connected to the sources of the second and sixth MOSFETs; and the source of the third MOSFET is connected to the positive supply voltage. The drain of the fourth MOSFET is connected to the sources of the first and fifth MOSFETs. The source of the fourth MOSFET is connected to ground. The inverting input of the sense amplifier is connected to the gates of the fifth and sixth MOSFETs. The drains of the fifth and sixth MOSFETs are connected to each other and provide the output terminus of the amplifier. The first, fourth and fifth MOSFETs are n-channel devices, while the second, third and sixth MOSFETs are p-channel devices.

Abstract translation: MOS读出放大器具有差分输入和单端输出，并且仅由6个MOS晶体管构成。 放大器的非反相输入连接到第一和第二MOSFET的栅极。 第一和第二MOSFET的漏极相互连接并连接到第三和第四MOSFET的栅极。 第三MOSFET的漏极连接到第二和第六MOSFET的源极; 第三个MOSFET的源极连接到正电源电压。 第四个MOSFET的漏极连接到第一个和第五个MOSFET的源极。 第四个MOSFET的源极接地。 读出放大器的反相输入连接到第五和第六个MOSFET的栅极。 第五和第六个MOSFET的漏极相互连接并提供放大器的输出端。 第一，第四和第五MOSFET是n沟道器件，而第二，第三和第六MOSFET是p沟道器件。

公开(公告)号：EP0479900A1

公开(公告)日：1992-04-15

申请号：EP90911142.0

申请日：1990-06-29

Applicant: ANALOG DEVICES, INCORPORATED

Inventor： BROKAW, A., Paul

IPC: H02J7

CPC classification number: H02J7/0091 ,  H02J7/1453

Abstract: L'invention concerne un appareil de contrôle de la tension en fonction de la température d'une batterie d'accumulation ainsi qu'un appareil de commande de la tension de charge de la batterie en fonction de la température de la batterie, de la tension et des charges du système de chargement. L'appareil de contrôle de la batterie comprend un comparateur qui permet de comparer, à n'importe quelle température dans la plage des températures de fonctionnement de la batterie, la tension réelle de la batterie à une tension de batterie de référence. La tension de référence est représentée par la courbe tension/émanation de gaz pour la batterie d'accumulation. Le comparateur reçoit un coefficient de température établi par une référence de tension interbande sensible à la température. Une pluralité d'éléments de référence interbande sensibles à la température peuvent être connectés ensemble de manière à poursuivre de manière précise toute courbe tension/émanation de gaz de la batterie à pente différente. Un appareil de commande de la tension de charge de la batterie d'accumulation est également décrit et comprend un comparateur qui compare, à toute température à l'intérieur d'une plage prédéterminée, la tension de charge réelle à une tension de charge de référence. La courbe de tension de charge de référence est une fonction des températures des composants du système de charge et des charges du système électrique. Une pluralité de comparateurs peuvent être connectés ensemble de manière à s'approcher de la courbe désirée de référence de tension de charge ou d'une combinaison de courbes.